PTIK 02

PRODI PTIK JURUSAN PTEUNM

S2 NEGERI 012

DAFTAR ISI

Halaman

HALAMAN JUDUL 1

DAFTAR ISI 2

INTERNAL MEMORY 3

A. Memori Utama Semikonduktor 3

1. Organisasi 3

2. DRAM dan SRAM 6

Memori Akses Acak Dinamis 8

Memori Akses Acak Statik 12

3. Types of ROM 14

Progammable ROM (PROM) 14

Erasable PROM (EPROM) 14

Electrically EPROM (EEPROM) 14

Flash Memory 15

4. Chip Logic 15

5. Chip Packaging 18

6. Module Organization 19

B. Koreksi Error 24

C. Advance DRAM Organization 28

1. Synchronous DRAM (SDRAM) 29

2. Rambus DRAM 30

3. Cache DRAM 32

2INTERNAL MEMORY

BAB 5

INTERNAL MEMORY

A. Memori Utama Semikonduktor

Pada komputer lama, bentuk umum random access memory untuk memori

utama adalah sebuah piringan ferromagnetik berlubang yang dikenal sebagai core,

istilah yang tetap dipertahankan hingga saat ini.

1. Organisasi

Sebagaimana kita ketahui, main memory merupakan penghubung utama

antara data dari storage menuju pemrosesan di prosessor. Memory terbuat dari

bahan semikonduktor.

Elemen dasar memori semikonduktor adalah sel memori. Walaupun

digunakan sejumlah teknologi elektronik, seluruh sel memori memiliki sifat-sifat

tertentu, yaitu :

Memiliki dua keadaan stabil untuk representasi bilangan biner 1 atau 0.

Memiliki kemampuan untuk ditulisi

Memiliki kemampuan untuk dibaca.

Umumnya, sel memiliki tiga terminal fungsi yang mampu membawa signal

listrik. Terminal select, berfungsi memilih sel memori yang akan digunakan untuk

operasi read atau write. Untuk penulisan terminal lainnya menyediakan signal

listrik yang menyetel keadaan sel menjadi 1 atau 0. Untuk pembacaan, terminal

itu digunakan untuk output keadaan sel.

Gambar Memory Cell Operation

3INTERNAL MEMORY

Pada tahun 1970, Fairchild menemukan Memori Utama Semikonduktor

dengan ukuran kecil ( sebesar 1 sel core memory) dapat menyimpan 256 bits

secara Non-Destructive Read. Sehingga lebih cepat dari core memory dan

kapasitas meningkat 2 x lipat setiap tahun. Semikonduktor adalah sebuah bahan

dengan konduktivitas listrik yang berada diantara isolator dan konduktor.

Semikonduktor disebu tjuga sebagai bahan setengah penghantar listrik.

Sebuah semikonduktor bersifat sebagai insulator pada temperatur yang

sangat rendah, namun pada temperatur ruangan besifat sebagai konduktor. Bahan

semikonduksi yang sering digunakan adalah silikon, germanium, dan gallium

arsenide.

Semikonduktor sangat berguna dalam bidang elektronik, karena

konduktansinya yang dapat diubah-ubah dengan menyuntikkan materi lain.

Meskipun tiap memory memiliki teknologi yang berbeda, tetapi terdapat beberapa

kesamaan, antara lain :

Representas inilai biner dengan menggunakan dua stable state (semistable)

Sanggup untuk ditulisi (paling tidak sekali), untuk mengeset statenya

Sanggup untuk dibaca untuk mendeteksi kondisi statenya

Memori utama semikonduktor sering disebut sebagai inti. Elemen dasar

suatu memory semikonduktor adalah sel memory. Penggunaan keeping

semikonduktor bagi memori utama hamper universal. Memori utama merupakan

media penyimpanan dalam bentuk array yang disusun word atau byte, kapasitas

daya simpannya bisa jutaan susunan. Setiap word atau byte mempunyai alamat

tersendiri. Data yang disimpan pada memori utama ini bersifat volatile, artinya

data yang disimpan bersifat sementara dan dipertahankan oleh sumber-sumber

listrik, apabila sumber listrik dimatikan maka datanya akan hilang.

Memori utama digunakan sebagai media penyimpanan data yang berkaitan

dengan CPU atau perangkat Input/Output. Elemen dasar suatu memori

semikonduktor adalah sel memori. Semua sel memori semikonduktor mempunyai

sifat-sifat tertentu :

Sel memori memiliki dua keadaan stabil yang dapat digunakan untuk

merepresentasikan bilangan biner 1 dan 0.

4INTERNAL MEMORY

Sel memori mempunyai kemampuan untuk ditulisi untuk menetapkan

keadaan.

Sel memori mempunyai kemampuan untuk dibaca untuk merasakan

keadaan.

Seperti dalam suatu produk IC semikonduktor memory juga memiliki chip

tersendiri, dimana tiap chip mengandung array sel memory. Untuk memory

semikonduktor, salah satu masalah dalam kunci desaign adalah dalam hal jumlah

bit data yang dapat dibaca atau ditulis pada suatu waktu tertentu. Salah satu cara

yang ekstrim adalah dalam organisasi dimana penyusunan fisik dari array sel

adalah sama dengan penyusunan secara logika dari word di memory.

Array diatur menjadi word dari tiap-tiap bit. Contohnya, 16 mbit chip dapat

diatur sebagai 1M 16-bit word. Ada juga yang disebut dengan organisasi one bit

per chip, dimana data-data dibaca dan ditulis satu tiap waktu

Salah satu alasan utama kegunaan semikonduktor dalam elektronika adalah

sifat elektroniknya dapat diubah banyak dalam sebuah cara terkontrol dengan

menambah sejumlah kecil ketidakmurnian. Ketidakmurnian ini disebut

dopan.Doping sejumlah besar ke semikonduktor dapat meningkatkan

konduktivitasnya dengan faktor lebih besar dari satu milyar. Dalam sirkuit terpadu

modern, misalnya, polycrystalline silicon didop-berat seringkali digunakan

sebagai pengganti logam.

Semikonduktor dengan property elektronik yang dapat diprediksi dan handal

diperlukan untuk produksi massa. Tingkat kemurnian kimia yang diperlukan

sangat tinggi karena adanya ketidaksempurnaan, bahkan dalam proporsi sangat

kecil dapat memiliki efek besar pada property dari material. Kristal dengan tingkat

kesempurnaan yang tinggi juga diperlukan, karena kesalahan dalam struktur

kristal (seperti dislokasi, kembaran, dan retak tumpukan) mengganggu property

semikonduktivitas dari material.

Retakan Kristal merupakan penyebab utama rusaknya perangkat

semikonduktor. Semakin besar kristal, semakin sulit mencapai kesempurnaan

yang diperlukan. Proses produksi massa saat ini menggunakan ingot (bahan dasar)

5INTERNAL MEMORY

Kristal dengan diameter antara empat hingga dua belas inci (300 mm) yang

ditumbuhkan sebagai silinder kemudian diiris menjadi wafer.

Karena diperlukannya tingkat kemurnian kimia dan kesempurnaan struktur

Kristal untuk membuat perangkat semikonduktor, metode khusus telah

dikembangkan untuk memproduksi bahan semikonduktor awal. Sebuah teknik

untuk mencapai kemurnian tinggi termasuk pertumbuhan Kristal menggunakan

proses Czochralski. Langkah tambahan yang dapat digunakan untuk lebih

meningkatkan kemurnian dikenal sebagai perbaikan zona. Dalam perbaikan zona,

sebagian dari Kristal padat dicairkan. Impuritas cenderung berkonsentrasi di

daerah yang dicairkan, sedangkan material yang diinginkan mengkristal kembali

sehingga menghasilkan bahan lebih murni dan Kristal dengan lebih sedikit

kesalahan.

Dalam pembuatan perangkat semikonduktor yang melibatkan heterojunction

antara bahan-bahan semikonduktor yang berbeda, konstanta kisi, yaitu panjang

dari struktur kristal yang berulang, penting untuk menentukan kompatibilitas antar

bahan.

2. DRAM dan SRAM

Semua jenis memori yang dibahas pada bagian ini adalah berjenis random

akses, yaitu data secara langsung diakses melalui logik pengalamatan wired-in.

Tabel 4.4 adalah daftar jenis memori semikonduktor utama.

6INTERNAL MEMORY

Hal yang membedakan karakteristik RAM (Random Access Memory) adalah

dimungkinkannya pembacaan dan penulisan data ke memori secara cepat dan

mudah. Aspek lain adalah RAM bersifat volatile, sehingga RAM hanya

menyimpan data sementara. Teknologi yang berkembang saat ini adalah statik dan

dinamik.

RAM dibungkus dalam paket berbentuk chip. Satuan penyimpanan dasar

adalah sel (1 bit per sel). Pada RAM proses baca dan tulis data dari dan ke memori

dapat dilakukan dengan mudah dan cepat. RAM bersifat volatile dan perlu catu

daya listrik. Kecepatan RAM diukur dalam ns (nano seconds). Makin kecil ns

semakin cepat RAM . Dulu kecepatan RAM sekitar 120, 100 dan 80 ns. Sekarang

sekitar 15, 10, sampai 8 ns. Kecepatan RAM sangat berkaitan erat dengan system

bus, apakah system bus kita efektif untuk menggunakan RAM yang cepat.

Struktur RAM dapat dibagi menjadi 4 bagian, yaitu:

Input Area, digunakan untuk menampung input yang dimasukkan lewat alat

input

Program Area, digunakan untuk menyimpan semua instruksi-instruksi

program yang akan diproses.

Working Area, digunakan untuk menyimpan data yang akan diolah dan hasil

dari pengolahan

Output Area, digunakan untuk menampung hasil akhir dari pengolahan data

yang akan ditampilkan ke alat output

7INTERNAL MEMORY

Berdasarkan bahan dasar pembuatan, RAM dikelompokkan dalam dua bagian

utama, yaitu (a) Dynamic RAM (DRAM), dan (b) Static RAM (SRAM).

a) Memori Akses Acak Dinamis

Memori akses acak dinamis (Dynamic random-access memory) disingkat

DRAM merupakan jenis random akses memori yang menyimpan setiap bit data

yang terpisah dalam kapasitor dalam satu sirkuit terpadu. Karena kapasitornya

selalu bocor, informasi yang tersimpan akhirnya hilang kecuali kapasitor itu

disegarkan secara berkala. Karena kebutuhan dalam penyegaran, hal ini yang

membuatnya sangat dinamis dibandingkan dengan memori (SRAM) statik

memori dan lain-lain.

Disusun oleh sel-sel yang menyimpan data sebagai muatan listrik pada

kapasitor. Ada dan tidak ada muatan listrik pada kapasitor dinyatakan sebagai

bilangan biner 1 dan 0. Disebut dynamic, karena hanya menampung data dalam

periode waktu yang singkat dan harus di-refresh secara periodik. Sedangkan jenis

dan bentuk dari DRAM atau memory chip ini sendiri cukup beragam. Secara

internal, setiap sel yang menyimpan 1 bit data memiliki 1 buah transistor dan 1

buah kondensator. Kondensator ini yang menjaga tegangan agar tetap mengaliri

transistor sehingga tetap dapat menyimpan data. Oleh karena penjagaan arus itu

harus dilakukan setiap beberapa saat (yang disebut refreshing) maka proses ini

memakan waktu yang lebih banyak daripada kinerja Static RAM.

8INTERNAL MEMORY

Keuntungan dari DRAM adalah kesederhanaan struktural: hanya satu

transistor dan kapasitor yang diperlukan per bit, dibandingkan dengan empat di

Transistor SRAM. Hal ini memungkinkan DRAM untuk mencapai kepadatan

sangat tinggi. Tidak seperti flash memori, memori DRAM itu mudah "menguap"

karena kehilangan datanya bila kehilangan aliran listrik.

Prinsip Kerja

DRAM biasanya diatur dalam persegi array satu kapasitor dan transistor per

sel. Panjang garis yang menghubungkan setiap baris dikenal sebagai "baris kata".

Setiap kolom sedikitnya terdiri dari dua baris, masing-masing terhubung ke setiap

penyimpanan sel di kolom. Mereka biasanya dikenal sebagai + dan - bit baris.

Amplifier perasa pada dasarnya adalah sepasang inverters lintas yang terhubung

antara bit baris. Yakni, inverter pertama terhubung dari + bit baris ke - bit baris,

dan yang kedua terhubung dari - baris ke bit + baris. Untuk membaca bit baris dari

kolom, terjadi operasi berikut:

1. Amplifier perasa dinonaktifkan dan bit baris di precharge ke saluran yang

tepat sesuai dengan tegangan yang tinggi antara menengah dan rendahnya

tingkat logika. Bit baris yang akan dibangun simetris agar mereka

seimbang dan setepat mungkin.

2. Precharge sirkuit dinonaktifkan. Karena bit baris yang sangat panjang,

kapasitas mereka akan memegang precharge tegangan untuk waktu yang

singkat. Ini adalah contoh dari logika dinamis.

3. "Baris kata" yang dipilih digerakkan tinggi. Ini menghubungkan satu

kapasitor penyimpanan dengan salah satu dari dua baris bit. Charge ini

dipakai bersama-sama oleh penyimpanan sel terpilih dan bit baris yang

sesuai, yang sedikit mengubah tegangan pada baris.Walaupun setiap usaha

dilakukan untuk menjaga kapasitas di penyimpanan sel tinggi dan

kapasitas dari baris bit rendah, Kapasitasnya proporsional sesuai ukuran

fisik, dan panjang saluran bit baris yang berarti efek net yang sangat kecil

gangguan per satu bit baris tegangan.

9INTERNAL MEMORY

4. Amplifier perasa diaktifkan. Tanggapan positif (Positive feedback)

mengambil alih dan menperkecil perbedaan tegangan kecil sampai satu

baris bit sepenuhnya rendah dan yang lain sepenuhnya tinggi.Pada tahap

ini, baris "terbuka" dan kolom dapat dipilih.

5. Read data from the DRAM is taken from the sense amplifiers, selected by

the column address. Membaca data dari DRAM diambil dari amplifiers

perasa, dipilih oleh kolom alamat. Banyak proses membaca dapat

dilakukan saat baris terbuka dengan cara ini.

6. Sambil membaca, saat ini mengalir cadangan yang bit baris dari perasa

amplifiers untuk penyimpanan sel. Ini kembali dalam charge (refresh)

penyimpanan sel. Karena panjang bit baris, hal ini membutuhkan waktu

yang cukup lama pada perasa amplifikasi, dan tumpang tindih dengan satu

atau lebih kolom.

7. Saat selesai dengan baris saat ini, baris kata dinonaktifkan untuk

penyimpanan kapasitor (baris "tertutup"), perasa amplifier dinonaktifkan,

dan bit baris diprecharged lagi.

Biasanya, produsen menetapkan bahwa setiap baris harus refresh setiap 64

ms atau kurang, menurut standar JEDEC . Refresh logika umumnya digunakan

dengan DRAMs untuk me-refresh secara otomatis. Hal ini membuat sirkuit yang

lebih rumit, tetapi ini biasanya kekecewaan terhapuskan oleh fakta bahwa DRAM

adalah lebih murah dan kapasitas lebih besar dari SRAM. Beberapa sistem refresh

setiap baris dalam sebuah lingkaran yang ketat terjadi sekali setiap 64 ms.Sistem

lain refresh satu baris pada satu waktu - misalnya, dengan sistem 2 13 = 8192

baris akan memerlukan refresh rate dari satu baris setiap 7,8 μs (64 ms / 8192

baris). Beberapa waktu-nyata sistem refresh sebagian memori pada satu waktu

berdasarkan waktu eksternal yang memerintah pengoperasian dari sistem, seperti

blanking interval vertikal yang terjadi setiap 10 sampai 20 ms video dalam

peralatan. Semua metode memerlukan beberapa jenis counter untuk melacak yang

baris berikutnya adalah untuk refresh. Hampir semua DRAM chips yang

memasukan counter; beberapa jenis yang tua memerlukan refresh logika

10INTERNAL MEMORY

eksternal. (Pada beberapa kondisi, sebagian besar data di DRAM dapat dipulihkan

walaupun belum DRAM refresh selama beberapa menit).

11INTERNAL MEMORY

b) Memori Akses Acak Statik

Memori akses acak statik (Static Random Access Memory, SRAM) adalah

sejenis memori semikonduktor. Kata "statik" menandakan bahwa memori

memegang isinya selama listrik tetap berjalan, tidak seperti RAM dinamik

(DRAM) yang membutuhkan untuk "disegarkan" ("refreshed") secara periodik.

Hal ini dikarenakan SRAM didesain menggunakan transistor tanpa kapasitor.

Tidak adanya kapasitor membuat tidak ada daya yang bocor sehingga SRAM

tidak membutuhkan refresh periodik. SRAM juga didesain menggunakan desain

cluster enam transistor untuk menyimpan setiap bit informasi. Desain ini

membuat SRAM lebih mahal tapi juga lebih cepat jika dibandingkan dengan

DRAM. Secara fisik chip, biaya pemanufakturan chip SRAM kira kira tiga puluh

kali lebih besar dan lebih mahal daripada DRAM. Tetapi SRAM tidak boleh

dibingungkan dengan memori baca-saja dan memori flash, karena ia merupakan

memori volatil dan memegang data hanya bila listrik terus diberikan.

Akses acak menandakan bahwa lokasi dalam memori dapat diakses, dibaca

atau ditulis dalam waktu yang tetap tidak memperdulikan lokasi alamat data

tersebut dalam memori. Chip SRAM lazimnya digunakan sebagai chace memori ,

hal ini terutama dikarenakan kecepatannya. Saat ini SRAM dapat diperoleh

12INTERNAL MEMORY

dengan waktu akses dua nano detik atau kurang , kira kira mampu mengimbangi

kecepatan processor 500 MHz atau lebih.

Secara internal, setiap sel yang menyimpan n bit data memiliki 4n buah

transistor yang menyusun beberapa buah rangkaian Flip-Flop. Dengan

karakteristik rangkaian Flip-Flop ini, data yang disimpan hanyalah berupa Hidup

(High state) atau Mati (Low state) yang ditentukan oleh keadaan suatu transistor.

Kecepatannya dibandingkan dengan Dynamic RAM tentu saja lebih tinggi karena

tidak diperlukan sinyal refresh untuk mempertahankan isi memory.

Baik SRAM maupun DRAM adalah volatile. Sel memori DRAM lebih

sederhana dibanding SRAM, karena itu lebih kecil. DRAM lebih rapat (sel lebih

kecil = lebih banyak sel per satuan luas) dan lebih murah. DRAM memerlukan

rangkaian pengosong muatan. DRAM cenderung lebih baik bila digunakan untuk

kebutuhan memori yang lebih besar. DRAM lebih lambat.

Jenis SRAM

Berdasarkan jenis transistor, yaitu:

Bipolar (sekarang tidak banyak digunakan: mengonsumsi banyak listrik

namun sangat cepat)

CMOS (jenis paling umum)

Berdasarkan fungsi

Asynchronous (independent of clock frequency, data-in and data out are

controlled by address transistion).

Synchronous (all timings are initiated by the clock rise/fall time. Address,

data-in and other control signals are associated with the clock signals).

Berikut disajikan perbedaan umum dari SRAM dan DRAM :

13INTERNAL MEMORY

3. Types of ROM

ROM dapat menyimpan data secara permanenanya dan hanya bisa dibaca.

Namun, dua masalah yang terdapat pada ROM adalah langkah penyisipan data

memerlukan biaya tetap yang tinggi dan tidak boleh terjadi kesalahan (error).

ROM terdiri dari beberapa jenis lagi yaitu : (a). Programmable ROM (PROM),

(b). Erasable PROM (EPROM), (c). Electrically EPROM (EEPROM), dan (d).

Flash Memory.

Progammable ROM (PROM)

Bersifat non volatile dan hanya bias ditulisi sekali saja. Proses

penulisannya dibentuk secara elektris dan memory ini memerlukan

peralatan khusus untuk proses penulisan atau pemrogaman. Prosesnya

adalah PROM awalnya terhubung (status=on, 1). Programmer akan

memutuskan hubungan tersebut dengan mengirimkan voltase tinggi pada

kolom yamg tepat. Proses ini disebut “burning”.

Erasable PROM (EPROM)

Dapat dibaca secara optis dan ditulisi secara elektris. Sebelum operasi

write, seluruh sel penyimpanan harus dihapus menggunakan radiasi sinar

ultra-violet terhadap keping paket. Proses penghapusannya dapat

dilakukan secara berulang, setiap penghapusan memerlukan waktu 20

menit. Untuk daya tampung data yang sama EPROM lebih mahal dari

PROM.

Electrically EPROM (EEPROM)

Dapat ditulisi kapan saja tanpa menghapus isi sebelumnya. Operasi

write memerlukan waktu lebih lama dibanding operasi read. Gabungan

14INTERNAL MEMORY

sifat kelebihan non-volatilitas dan fleksibilitas untuk update dengan

menggunakan bus control, alamat dan saluran data. EEPROM lebih mahal

dibanding EPROM.

Flash Memory

4. Chip Logic

Memori semikonduktor berbentuk keping yang terkemas. Masing-masing

keping berisi array sel memori. Seperti produk lain sirkuit terpadu, memori

semikonduktor datang dalam kemasan chip. Setiap chip mengandung array sel

memori. di hierarachy memori secara keseluruhan, kami melihat bahwa ada trade-

off antara kecepatan, kapasitas, dan biaya. ini trade-off juga ada ketika kita

mempertimbangkan organisasi sel memori dan logika fungsional pada sebuah

chip. Untuk kenangan semiconduductor, salah satu isu desain kunci adalah jumlah

bit data yang dapat dibaca / ditulis pada suatu waktu. pada satu ekstrim adalah

sebuah organisasi di mana susunan fisik sel dalam array adalah sama dengan

susunan logis (seperti yang dirasakan oleh prosesor) kata dalam memori. array ini

diatur dalam kata-kata B dari bit B masing-masing. misalnya, 16 Mbit chip bisa

diatur sebagai 1 M 16-bit. di ekstrem yang lain adalah apa yang disebut satu-bit-

per-chip organisasi. di mana data dibaca / ditulis satu bit pada suatu waktu. akan

menggambarkan organisasi memori chip dengan DRAM, organisasi ROM adalah

serupa, meskipun sederhana.

15INTERNAL MEMORY

Gambar 5.3 menunjukkan sebuah organisasi thypical dari DRAM 16-Mbit.

dalam kasus ini, 4 bit yang dibaca atau ditulis pada suatu waktu. secara logis,

array memori diorganisasikan sebagai empat array persegi 2048 dengan 2048

elemen. pengaturan berbagai fisik yang mungkin. dalam hal apapun, elemen array

dihubungkan dengan keduanya (kolom) garis horizontal (baris) dan vertikal.

setiap garis horizontal terhubung ke terminal pilih dari setiap sel dalam baris

tersebut; setiap baris vertikal terhubung ke terminal data-In/Sense dari setiap sel

dalam kolomnya.

Baris alamat memasok alamat kata yang akan dipilih. Sebanyak baris log2

W diperlukan. dalam contoh kita, 11 jalur alamat yang diperlukan untuk memilih

satu dari 2048 baris. ini 11 baris dimasukkan ke decoder baris, yang memiliki 11

jalur input dan 2048 baris untuk output. logika decoder akan mengaktifkan satu

saja dari output 2048 tergantung pada pola bit pada 11 jalur input (21 = 2048).

16INTERNAL MEMORY

Sebuah tambahan 11 baris alamat pilih salah satu kolom 2048 dari 4 bit per

kolom. empat baris data yang digunakan untuk input dan output dari 4 bit ke dan

dari buffer data. pada input (menulis), sopir sedikit setiap baris bit diaktifkan

untuk 1 atau 0 sesuai dengan nilai dari baris data yang sesuai. pada output (baca),

nilai dari setiap baris bit dilewatkan melalui penguat rasa dan disajikan dengan

saluran data. Garis baris memilih baris mana sel digunakan untuk membaca atau

menulis karena hanya 4 bit yang dibaca / ditulis untuk DRAM ini, harus ada

beberapa dirham terhubung dengan kontroler memori untuk membaca / menulis

kata data ke bus. dicatat bahwa ada baris alamat hanya 11 (A0-A10), setengah

nomor yang Anda harapkan untuk 2048 × 2048 array. hal ini dilakukan untuk

menghemat jumlah pin. dengan 22 jalur alamat yang diperlukan melewati logika

pilih eksternal untuk chip dan multiplexing ke 11 baris alamat. pertama, 11 sinyal

alamat yang dikirimkan ke chip untuk menentukan alamat baris dari array, dan

kemudian 11 lainnya sinyal alamat disajikan untuk alamat kolom. sinyal-sinyal ini

disertai dengan baris alamat pilih (RAS) dan alamat kolom pilih (CAS) sinyal

untuk menyediakan waktu untuk chip. menulis mengaktifkan (WE) dan output

enable (OE) pin menentukan apakah menulis atau membaca operasi sedian. Dua

pin lainnya, tidak ditampilkan pada gambar 5.3, adalah tanah (Vss) dan sumber

tegangan (Vcc). Sebagai samping, multiplexing menangani ditambah dengan

penggunaan hasil array persegi empat kali lipat dari ukuran memori dengan setiap

generasi baru dari chip memori. Satu pin lebih dikhususkan untuk mengatasi

menggandakan jumlah baris dan kolom, sehingga ukuran chip memori tumbuh

dengan faktor 4.

Gambar 5.3 juga menunjukkan masuknya menyegarkan sirkuit. Semua

DRAM memerlukan operasi refresh. Sebuah teknik sederhana untuk

menyegarkan adalah, pada dasarnya, untuk menonaktifkan chip DRAM sementara

semua sel data yang segar. Refresh kontra langkah melalui semua nilai baris.

Untuk setiap baris, baris output dari meja refresh dipasok ke decoder baris dan

garis RAS diaktifkan. Data dibaca dan ditulis kembali ke dalam lokasi yang sama.

Hal ini menyebabkan setiap sel dalam baris-refresh.

17INTERNAL MEMORY

5. Chip packaging

Merupakan lapisan luar pembentuk fisik dari masing-masing memory chip.

Paling sering digunakan, khususnya pada modul memory DDR adalah TSOP

(Thin Small Outline Package). Pada RDRAM dan DDR2 menggunakan CSP

(Chip Scale Package). Beberapa chip untuk modul memory terdahulu

menggunakan DIP (Dual In-Line Package) dan SOJ (Small Outline J-lead).

Seperti telah disebutkan dalam bab 2,  sirkuit terpadu dipasang pada sebuah

paket yang berisi pin untuk koneksi ke dunia luar. Gambar 5.4  memperlihatkan

sebuah paket contoh EPROM, yang merupakan chip 8 Mbit diatur sebagai 1Mx8.

Dalam hal ini,  organisasi ini diperlakukan sebagai satu kataper paket chip. Paket

termasuk 32 pin, yang merupakan salah satu ukuran paket chipstandar. Pin

yang mendukung sinyal baris berikut:

Alamat dari  kata sedang diakses. Untuk kata 1m,  total 20 (220 = 1M)  pin

yang diperlukan (A0-A19)

Data untuk dibaca keluar, terdiri dari 8 baris (DO-D7)

Catu daya ke chip (Vcc)

Sebuah pin tanah (Vss)

Sebuah chip enable (CE) pin. Karena di sana ada lebih dari satu chip

memori, masing-masing yang terhubung ke bus alamat yang sama,

pin CE digunakan untuk mengindikasikan apakah alamat tersebut

valid untuk chip ini. Pin CE diaktifkan oleh logika terhubung ke tingkat

tinggi bit dari bus alamat (misalnya, alamat bit di atas A19).

Penggunaan sinyal ini digambarkan saat ini.

 Sebuah tegangan program (Vpp) yang disediakan selama

pemrograman (menulis operasi).

18INTERNAL MEMORY

Gambar 5.4

Sebuah konfigurasi DRAM khas pin ditunjukkan pada Gambar 5.4b, untuk

chip 16-Mbit diatur sebagai 4Mx4.  Ada beberapa perbedaan  dari  chip  ROM.

Karena RAM dapat diperbarui,  pin  data input/output.  Write enable (WE) dan

output  enable (OE) pin  mengindikasikan  apakah ini adalah  menulis

atau membaca operasi.  Karena DRAM diakses oleh baris dan kolom, dan

alamat yang multiplexed, hanya 11 pin alamat diperlukan untuk  menentukan 

baris/kolom  kombinasi  4M (211 x 211 = 222 = 4M).  Fungsi dari

alamat baris pilih (RAS) dan alamat  kolom  pilih (CAS) pin dibahas sebelumnya.

Akhirnya,  tidak  terhubung (NC) pin disediakan sehingga  ada bahkan

jumlah pin.

6. MODULE ORGANIZATION

Sebelum memulai tutorial, ingat dari kuliah kelas bahwa platform NetFPGA

dibangun sebagai urutan modul independen, dan arus data melalui modul-modul

19INTERNAL MEMORY

sebagai saluran pipa.

Ada dua jalur data dimana data paket masuk dan keluar dari modul Anda:

Input (dari modul sebelumnya) dan Output  (ke modul berikutnya). Setiap

jalur terdiri dari sinyal  berikut:

Data (64 bits)

Control (8 bits)

Write

Ready

Setiap modul memberitahu modul sebelumnya bila sudah siap untuk

menerima data, dan bahwa modul sebelumnya mendorong data maju dan

menggunakansinyal menulis untuk menunjukkan bila data dan bus kontrol saat ini

20INTERNAL MEMORY

valid. Perhatikan bahwa modul adalah tidak diperlukan untuk mendorong

datamereka ke depan dalam satu  ledakan  terus menerus paket berukuran.

Mereka dapat memulai dan  berhenti setiap saat, bahkan di tengah dari sebuah

paket. Modul berkomunikasi dengan menambahkan header ke awal dari sebuah

pakettiba. Mereka juga dapat berkomunikasi saat paket tidak tersedia dengan

hanya mengirimkan header. Sebuah contoh paket dengan header ditunjukkan

berikut ini :

Packet with Control Headers

Control

Value

(8 bits)

Data Value

(64 bits)

0xFF IOQ Header - See Format Below

0xWW Control Header 2

0xXX ...

0xYY Control Header n-1

0xZZ Control Header n

0x00 Packet data (Ethernet header / IP header / Payload) - Word 1

0x00 Packet data (Ethernet header / IP header / Payload) - Word 2

0x00 ...

0x00 Packet data - Word n-1

0x10Packet data - Last word (bit vector indicates indicates position of

last byte)

Catatan 1: Byte pertama dari paket disimpan dalam posisi byte yang paling

signifikan (byte 7, yaitu bit 63-56), dan seterusnya sampai data selesai.

Catatan 2: Kata terakhir dari paket data selalu dapat dideteksi dengan tes nilai

kontrol non-nol.

Catatan 3: Untuk menentukan di mana byte terakhir dari data paket, memeriksa

nilai kontrol erat. Sebagai contoh, nilai kontrol X40 (0b01000000) pada akhir dari

21INTERNAL MEMORY

sebuah paket menunjukkan bahwa ada dua byte di kata terakhir, dan byte data

terakhir disimpan di 55:47 bit. Ingat, byte disimpan dalam posisi byte paling

signifikan pertama. Demikian pula, nilai kontrol 0x04 (0b00000100)

menunjukkan bahwa ada enam byte dalam kata akhir, dan byte terakhir disimpan

di 23:16 bit.

Keempat MAC RX Antrian (satu untuk setiap port Ethernet) didefinisikan di

/lib/Verilog/io_queues/ethernet_mac/src/rx_queue.v setiap opsional dapat

menambahkan sebuah header kontrol pada awal setiap paket yang diterima.

Perilaku ini diaktifkan secara default dari nf2_core.v, yang juga memberikan

setiap port MAC sejumlah antrian yang unik. Format dari header ditempatkan

pada awal setiap paket yang diterima adalah:

IOQ Packet Header (added by RX Queue)

Control Value

(8 bits)

Data Value

(64 bits)

0xFF See Format Below

Bits Purpose

15:0 Packet length in bytes

31:16

Input port (binary encoding, not one-hot encoding)

You can use a macro to select this bit range:

`IOQ_SRC_PORT_POS+15:`IOQ_SRC_PORT_POS

47:32 Packet length in 64-bit words

63:48 Unused

Dalam desain NetFPGA, ada 8 mungkin input (RX) port dan 8 output yang

mungkin (TX) port. Sebagai contoh, 8 port input adalah :

Ethernet MAC ports - 4

CPU (DMA) ports corresponding to the IO sources/sinks - 4

22INTERNAL MEMORY

Port ini memiliki skema penomoran tertentu: Even-numbered ports are

Ethernet MAC ports - Numbered 0, 2, 4, 6, ...

Odd numbered ports CPU (DMA) ports - Numbered 1, 3, 5, 7, ...

Gambar Organisasi 256-Kbyte Memori

23INTERNAL MEMORY

Gambar Organisasi 1-Mbyte Memori

B. Koreksi Error

Dalam melaksanakan fungsi penyimpanan, memori semikonduktor

dimungkinkan mengalami kesalahan. Baik kesalahan berat yang biasanya

merupakan kerusakan fisik memori maupun kesalahan ringan yang berhubungan

data yang disimpan. Kesalahan ringan dapat dikoreksi kembali. Untuk

mengadakan koreksi kesalahan data yang disimpan diperlukan dua mekanisme,

yaitu mekanisme pendeteksian kesalahan dan mekanisme perbaikan kesalahan.

Mekanisme pendeteksian kesalahan dengan menambahkan data word (D) dengan

suatu kode, biasanya bit cek paritas (C). Sehingga data yang disimpan memiliki

panjang D + C. Kesalahan akan diketahui dengan menganalisa data dan bit paritas

tersebut. Mekanisme perbaikan kesalahan yang paling sederhana adalah kode

Hamming. Metode ini diciptakan Richard Hamming di Bell Lab pada tahun 1950.

24INTERNAL MEMORY

Gambar Koreksi Kesalahan dengan Kode Hamming

Perhatikan gambar 4.5, disajikan tiga lingkaran Venn (A, B, C) saling

berpotongan sehingga terdapat 7 ruang. Metode diatas adalah koreksi kesalahan

untuk word data 4 bit (D =4). Gambar 4.5a adalah data aslinya. Kemudian setiap

lingkaran harus diset bit logika 1 berjumlah genap sehingga harus ditambah bit –

bit paritas pada ruang yang kosong seperti gambar 4.5b. Apabila ada kesalahan

penulisan bit pada data seperti gambar 4.5c akan dapat diketahui karena lingkaran

A dan B memiliki logika 1 berjumlah ganjil. Lalu bagaimana dengan word lebih

dari 4 bit ? Ada cara yang mudah yang akan diterangkan berikut. Sebelumnya

perlu diketahui jumlah bit paritas yang harus ditambahkan untuk sejumlah bit

word. Contoh sebelumnya adalah koreksi kesalahan untuk kesalahan tunggal yang

sering disebut single error correcting (SEC). Jumlah bit paritas yang harus

ditambahkan lain pada double error correcting (DEC). Tabel 4.5 menyajikan

jumlah bit paritas yang harus ditambahkan dalam sistem kode Hamming.

25INTERNAL MEMORY

Tabel Penambahan bit cek paritas untuk koreksi kode Hamming

# Data Bits # Bit Paritas SEC # Bit Paritas DE8 4 516 5 632 6 764 7 8128 8 9512 9 10

Contoh koreksi kode Hamming 8 bit data :

Dari tabel 4.5 untuk 8 bit data diperlukan 4 bit tambahan sehingga panjang

seluruhnya adalah 12 bit. Layout bit disajikan dibawah ini :

Bit cek paritas ditempatkan dengan perumusan 2N dimana N = 0,1,2, ……,

sedangkan bit data adalah sisanya. Kemudian dengan exclusive-OR dijumlahkan

sebagai berikut :

26INTERNAL MEMORY

Setiap cek bit (C) beroperasi pada setiap posisi bit data yang nomor posisinya

berisi bilangan 1pada kolomnya.

Sekarang ambil contoh suatu data, misalnya masukkan data : 00111001 kemudian

ganti bit data ke 3 dari 0 menjadi 1 sebagai error-nya. Bagaimanakah cara

mendapatkan bit data ke 3 sebagai bit yang terdapat error?

Jawab :

Masukkan data pada perumusan cek bit paritas :

Sekarang bit 3 mengalami kesalahan sehingga data menjadi: 00111101

Apabila bit – bit cek dibandingkan antara yang lama dan baru maka terbentuk

syndrom word :

Sekarang kita lihat posisi bit ke-6 adalah data ke-3.

Mekanisme koreksi kesalahan akan meningkatkan realibitas bagi memori

tetapi resikonya adalah menambah kompleksitas pengolahan data. Disamping itu

mekanisme koreksi kesalahan akan menambah kapasitas memori karena adanya

penambahan bit-bit cek paritas. Jadi ukuran memori akan lebih besar beberapa

persen atau dengan kata lain kapasitas penyimpanan akan berkurang karena

beberapa lokasi digunakan untuk mekanisme koreksi kesalahan.

Sistem memori semikonduktor dapat mengalami kegagalan (error). Error-

error ini dapat dikatagorikan sebagai kegagalan yang berat dan error ringan.

27INTERNAL MEMORY

Kegagalan berat merupakan kerusakan fisik yang permanen, sehingga sel memori

yang mengalaminya tidak dapat lagi digunakan untuk menampung data. Error

berat dapat disebabkan oleh kesalahan penggunaan, dan kerusakan yang berasal

dari pabrik. Sedangkan error ringan adalah kejadian yang random dan tidak

merusak yang mengubah isi sebuah sel memori atau lebih, tanpa merusak memori.

Error ringan dapat disebabkan oleh masalah catu daya atau partikel-partikel alpha.

Partikel-partikel ini adalah hasil dari peluruhan radioaktif dan merupakan akibat

adanya inti radiooaktif dalam jumlah kecil yang secara alami terdapat pada

seluruh materi. Namun, hampir semua sistem memori utama modern memiliki

logik untuk mendeteksi dan mengoreksi error-error tersebut.

C. Advance DRAM Organization

28INTERNAL MEMORY

1) Synchronous DRAM (SDRAM)

Tidak seperti DRAM biasa, yang bersifat asinkron, SDRAM saling bertukar

data dengan processor yang disinkronkan dengan signal pewaktu eksternal dan

bekerja dengan kecepatan penuh bus processor/memori tanpa mengenal keadaan

wait dan menunggu state.

Dengan menggunakan mode akses synchronous, pergerakan data masuk dan

keluar DRAM akan dikontrol oleh clock system. Processor akan meminta

informasi instruksi dan alamat, yang diatur oleh DRAM. DRAM akan merespon

setelah clock cycle tertentu. Dengan demikian, processor dapat dengan aman

melakukan tugas lain sementara SDRAM memproses request.

Pada SDRAM juga dikenal istilah SDR (Single Date Rate) dan DDR

(Double Date Rate). SDR SDRAM dapat diartikan sebagai DRAM yang memiliki

kemampuan transfer data secara single line (satu jalur saja). Sementara DDR

SDRAM memiliki kemampuan untuk melakukan transfer data secara double line.

29INTERNAL MEMORY

2) Rambus DRAM

RDRAM merupakan memori yang melakukan pendekatan lebih kepada

masalah bandwidth. Rambus DRAM dikembangkan oleh RAMBUS, Inc.,

Pengembangan ini menjadi polemik karena Intel© berusaha memperkenalkan

PC133MHz. RDRAM memiliki chip yang terpasang secara vertikal, dimana

semua pin berada pada satu sisi. Chips akan melakukan pertukaran data dengan

processor melalui 28 jalur (kabel) yang tidak lebih pangajng dari 12 cm. Busnya

dapat menampung alamat lebih dari 320 RDRAM chip dan dengan rata-rata

kecepatan sekitar 500Mbps. Oleh karena itulah, RDRAM memiliki kecepatan

yang jauh lebih besar dibanding tipe DRAM lainnya.

RDRAM dikembangkan oleh  Rambus (FARM92, CRIS97),  telah diadopsi

oleh  intel untuknya Pentium prosesor Itanium.  Hal ini telah menjadi 

pesaing utama untuk SDRAM. Chip RDRAM adalah paket vertikal,

dengan semua pin di satu sisi. Bursa Chip data dengan  prosesor lebih dari

28 kabel tidak lebih dari 12 cm.  Bus itu dapat alamat hingga 320  chip  RDRAM

dan  dinilai pada 1,6 GBps. Bus  RDRAM  khusus  memberikan  informasi

alamat dan kontrol menggunakan protocol blok-Oriente asinkron.

30INTERNAL MEMORY

Setelah waktu 480 ns akses awal,  ini menghasilkan tingkat 1,6 GBps data. 

Apa yang membuat  kecepatan ini mungkin adalah bus itu sendiri, yang

mendefinisikan impedansi, clocking dan sinyal sangat

tepat. Ketimbang dikendalikanoleh RAS eksplisit, CAS, R/W, dan

sinyal CE digunakan

dalam DRAM konvensional,RDRAM mendapat sebuah permintaan

memori melalui bus berkecepatan tinggi. Permintaan ini berisi alamat yang

diinginkan, jenis operasi, dan jumlah byte dalam operasi itu.

Konfigurasi ini terdiri dari pengontroldan sejumlah  modul  RDRAM terhubung

bersama melalui bus umum controller.  Kontroler ini di salah satu

ujung konfigurasi,  dan  ujung  bus  adalah  penghentian  paralel dari jalur bus. 

Bus meliputi 18  saluran data (16 data aktual, dua paritas) bersepeda pada dua kali

clock rate, yaitu  satu bit dikirim di tepi terkemuka  dan

mengikuti setiap sinyal  clock.  Hal ini menghasilkan  tingkat  sinyal pada  setiap

baris data 800  Mbps.  Ada satu set terpisah8 baris  (RC) yang digunakan

untuk sinyal alamat  dan kontrol.  Ada juga  sinyal clock yang dimulai di

ujung dari controller  merambat  ke akhir pengontrol dan kemudian loop kembali. 

Sebuah  Moule  RDRAM  mengirimkan data  ke controller serentak dengan

jamuntuk menguasai dan  controller  mengirimkan data ke  RDRAM  serentak

dengan sebuah sinyal clock dalam arah yang berlawanan.  Jalur bus yang tersisa 

termasuk sumber referensi tegangan, tanah dan kekuasaan.

31INTERNAL MEMORY

Gambar Double-Data-Rate SDRAM

3) Cache DRAM

Cache DRAM (CDRAM), yang dikembangkan oleh Mitsubishi,

mengintegrasikan cache SRAM kecil (16 Kb) ke sebuah chip DRAM generik.

SRAM pada CDRAM dapat digunakan dalam dua cara. pertama, dapat digunakan

sebagai cache sesungguhnya, yang terdiri dari sejumlah 64 baris bit. modus cache

CDRAM IS efektif untuk akses acak biasa untuk memori.

SRAM pada CDRAM juga dapat digunakan sebagai buffer untuk mendukung

akses urut blok data. misalnya, untuk me-refresh layar bit dipetakan, CDRAM

dapat prefetch data dari DRAM ke dalam buffer SRAM. akses setelah hasil chip

dalam mengakses hanya untuk SRAM.

32INTERNAL MEMORY