bahan ajar register

REGISTER

11

Setelah mempelajari bab ini, anda diharapkan dapat mengetahui : Kegunaan register sebagai penyimpan data / Informasi Kegunaan register sebagai Time Delay Kegunaan register sebagai Ring Counter / Feedback Shift Register Kegunaan register sebagai Pembangkit kode (Coded Generator)

DIKTAT

2

REGISTER

GATOT SUDARTO*)

11-1. Register Penyimpan Data / InformasiRegister adalah suatu rangkaian logika yang berfungsi untuk menyimpan data / informasi. Register dibangun oleh susunan flip flop. Jenis register yang paling sederhana terdiri atas 1 flip flop, yang berarti hanya mampu menyimpan data 1 bit biner saja pada flip-flop tersebut. Data yang dapat disimpan adalah logika biner 0 atau 1. Sehingga untuk menyimpan data yang terdiri dari 4 bit bilangan biner dibutuhkan 4 buah flip flop. Untuk mengisi register atau menympan data, dapat dilakukan dengan 2 cara, yaitu :

1). Data diberikan secara jajar atau disebut Parallel Input.Penyimpanan data secara jajar / paralel adalah keadaan dimana semua flip flop diisi atau dibebani (loaded) pada saat yang bersamaan, lalu keluaran masing masing flip flop akan merespon sesuai dengan data masuk saat diberikan respon sinyal pada input clock flip flop tersebut.

2). Data diberikan secara seri atau disebut Serial Input.Penyimpanan data secara seri adalah penyimpanan data pada flip flop dengan cara menggeser data bit demi bit mulai dari flip-flop paling kiri sampai yang paling kanan sampai semua flip flop terisi. Pergeseran data bit satu per satu dilakukan setiap masuknya detak pulsa pada masukan clock flip-flop. Contoh 1 : Data : 1 1 0 1

Output

:

1

1

0

1

Praktek Elektronika Digital-1

DIKTAT

3

Gambar 1. Analogi masukan data paralel. Output masing masing flip flop menanggap data masukan secara serempak setelah detak pulsa clock ada pada logika 1. Contoh 2 : Dari contoh gambar 1, bila data digeser dari kanan ke kiri setiap flip flop, maka register tersebut dikatakan bergeser ke kiri atau Shift Left Register. Dari contoh gambar 1, bila data digeser dari kirike kanan setiap flip flop, maka register tersebut dikatakan bergeser ke kanan atau Shift Right Register. Pergeseran data tersebut dapat diuraikan seperti berikut ini : Data 1. Keterangan : Register masih kosong, data siap masuk register, menunggu clock. 2.

0

0

0

0

1 1 0 1

0

0

0

1

1 0 1 0

Clock 1 datang, 1 bit data masuk ke register.

3.

0

0

0

1

1

0 1 0 0

Clock masuk.

2

datang, data 2

data

1

bergeser,

mulai

4.

0

1

1

0

1 0 0 0

Clock

3

datang,

data

2

bergeser, data 3 masuk. 5.

1

1

0

1

0 0 00

Clock

4

datang,

data

3

bergeser, data 4 masuk. Semua register akhirnya terisi. Inilah analogi shift left register. Untuk shift right register merupakan kebalikan dari shift left register. Tetapi ada juga


DIKTAT

4

jenis register yang bersifat Reversible Shift Register Register geser kiri/kanan.

atau disebut

Untuk mengeluarkan data atau membaca data (read out) juga dapat dilakukan dengan dua cara, yaitu : 1). Dikeluarkan secara jajar atau paralel, disebut juga Parallel Out. 2). Dikeluarkan secara deret atau seri, disebut juga Serial Out.

11-2. Menyimpan Data Secara Jajar (Paralel-In)Semua data masuk secara bersamaan. Ini diatur oleh sinyal Pengontrol atau disebut Input Kontrol. Bila Input Kontrol = 0, maka semua FF akan tetap stabil Bila Input Kontrol = 1, maka data yang telah disiapkan untuk seperti kondisi sebelumnya. disimpan akan masuk secara serempak.

Q4 PsSerial input

Q3

Q2

Q1Serial output

D

D

D

D

PcClock

P4

P D3

P D2

P D1

P

Input Kontrol

Gambar 2. Paralel In Isi Blok dengan Tanda P adalah :


DIKTAT

5

Ps Pc 1 2Input Kontrol

D (data)

Gambar. 3. Diagram Rangkaian Blok P Keterangan : tersebut. Output gate 1 / gate 2 masuk sebagai preset & Preclear ( Ps & Pc ), jika Ps = Pc =1 maka FF normal. Kondisi ini disebut Pintu tutup dan data tidak diizinkan masuk, sehingga output setiap Flip-flop tetap stabil sesuai kondisi sebelumnya. Bila Input kontrol = 1, maka output gate 1 / gate 2 tergantung masukan data yang akan disimpan. Bila data = 0, output gate 1 = 1, output gate 2 = 0 ( Pc Loaded. Bila data = 1, output gate 1 = 0, data ini masuk sebagaiP = 0 Q =1 . s= 0 Q = 0 ).

Bila input kontrol = 0, maka output Gate 1 = Gate 2 = selalu ( data) tidak mempengaruhi output kedua gate

1, sehingga input

Respon sesuai data : artinya terjadi pembebanan data / Data

Respon sesuai data : Data Loaded.

Karena input kontrol setiap FF terhubung menjadi satu maka output setiap FF respon pada saat yang sama, input kontrol = 1. Pada Gambar 3, jalan masukan diberi tanda Serial Input dan jalan keluaran Serial Output. Ini berarti Pengontrolan oleh Clock saat penyimpanan data dengan cara Deret maupun pengeluaran data dengan cara Deret.


DIKTAT

6

11-3. Mengeluarkan Data Secara Jajar (Paralel-Out)Data yang telah disimpan dalam Register dapat dikeluarkan/dibaca pada saat yang bersamaan. Misalnya : Pada operasi Penjumlahan Bilangan. Mangeluarkan data secara jajar (serempak) dilakukan dengan cara : Hubungkan setiap FF pada And Gate, dengan salah satu

input And Gate berfungsi sebagai tempat jalan masuk sinyal pengontrolnya ( Read Out ).D Q4 D Q3 D Q2 D Q1

Clock

Read Out F4 F3 F2 F1

Gambar 4. Paralel Out, F = Q Bila Read Out 1 Keterangan gambar : Bila Read Out = 0, maka output semua And Gate = 0. Semua Data tersimpan. Bila Read Out = 1, maka output Register dikeluarkan dan dapat dibaca dalam waktu yang sama. Maka akan keluar semua secara serempak. Penambahan And Gate maka untuk mengatur kapan saatnya data pada Register hendak dikeluarkan untuk suatu keperluan tertentu.

11-4. Menyimpan Data Secara Deret (Serial-In)Menyimpan data secara deret (Serial-In) dapat dilakukan dengan cara Masukan data bit ke FF sebagai register, lalu data digeser ke masing-masing FF sampai semua FF terisi. Penggeseran data akan diatur oleh sinyal clock.


DIKTAT

7

Gambar ini adalah rangkaian logika register yang dipakai untuk menyimpan data secara deret ( Shift register ). Rangkaian ini dibangun dari D FF yang berasal dari JK FF, sehingga penggeseran data akan berlangsung pada saat sinyal clock mulai turun.

QA Serial input D A D B

QB D C

QC D

QD Serial Output

Clock

Gambar. 6. Serial Input Circuit Berikut adalah Timing diagram rangkaian gambar 6.

Data Clock QA QB QC QD 0 1 2 3 4 5 t

Gambar 7. Timing Diagram Rangkaian Serial Input. Saat Sinyal Clock turun 1 2 3 4 Arah pergeseran ke kanan A B C D 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1

Input Data 1 0 0 0

Tabel 1. Tabel kebenaran Shift Right Register


DIKTAT

8

Untuk membuat Register Geser kanan / shift Right Register, caranya sama dengan diatas jika kondisinya dibalik.

11-5. Mengeluarkan Data secara Deret (Serial - Out)Data sebuah register dapat dikeluarkan secara deret (seri), artinya : Data yang disimpan akan dikeluarkan bit demi bit dengan pengontrolan sinyal clock. Data yang disimpan baik secara deret / seri maupun secara jajar / parelel maka dapat dikeluarkan secara deret ( lihat gambar.1 dan gambar. 4 ). Dengan menggunakan And Gate kita dapat membuat rangkaian aplikasi yang bisa berfungsi sebagai serial output register ( lihat gambar. 3 ).

11-6. Register Geser Kiri Kanan (Reversible Shift Register)Register jenis ini dapat menggeser data kekiri maupun kekanan (bolak-balik). Ini akibat adanya rangkaian tambahan yang berfungsi sebagai pengontrol pergeseran yang dikehendaki atau disebut sebagai SHIFT KONTROL CIRCUIT.

Data Kontrol Ki Ka

1 3 2 F

Gambar. 5. Shift Kontrol ( P )


DIKTAT

9

Sc

Ka

P4

P3

P2

P1

Ki

D

A

D

B

D

C

D

D

Clock

Gambar. 6. Reversible Shift register Circuit Keterangan Gambar 6 : Saat Sc = 1, maka yang diproses adalah data input Ka, dan output P4 = Ka. Ka sebagai input Flip-flop A, sehingga QA respon sesuai data Ka, dan seterusnya sampai QD, maka register geser kanan. Saat Sc + 0, maka yang diproses adalah data dari input Ki dan output P1 = Ki. Ki sebagai input Flip-flop D, sehingga QD respon sesuai data Ki, dan seterusnya sampai QA, maka register geser ke kiri.

11-7. Register Seri / ParalelRegister seri / paralel ini dapat bekerja secara seri maupun paralel. Prinsip kerja register ini berdasarkan sistem pengontrolannya, adalah : Sistem kontrol untuk Sinyal Clock dan Sistem kontrol untuk data. Rangkaian proses tersebut dapat dilihat seperti gambar dibawah ini.


DIKTAT

10

pembuka/penutup input kontrol G2 Pi (paralel input)

clock G1 1 3 2

Si (serial input)

Gambar. 7. Combination of Control Circuit

QA

QB

Qc

QD Clk

D FA

D

FB

D FC

D FD P5 2C 1C

P1 serial input

P2

P3

P4 G1 G2

2A

2B

2C

2D

Gambar. 8. Gabungan Register Seri / Paralel Keterangan gambar 7 : Jika input kontrol = 0 G2 = 0, G1= 1, sehingga gate 1 And selalu = 0, tanpa pengaruh paralel In Gate 2 And outputnya tergantung nilai serial input. G1 berfungsi sebagai : pembuka pintu sinyal CLK, kerja Register deret Jika Input Kontrol = 1 G2 =1, G1 = 0, sehingga out Gate 2 And selalu = 0, tanpa pengaruh serial In. Out Gate 1 And tergantung nilai logika paralel input G2 berfungsi sebagai : pembuka pintu sinyal Clk, kerja register jajar.


DIKTAT

11

Keterangan gambar 8 : Gambar 7 = Blok P, P1 P5 Ada 2 jalan masukan sinyal clk, 1c dan 2c, seri input Ada 2 jalan masukan sinyal clk, 2A, 2B, ,2D, paralel input Untuk P5 : Input And gate 1 = G1 dan 1C Input And gate 2 = G2 dan 2C Blok P5 berfungsi untuk : mengatur jalanya sinyal clk, prinsip Input Kontrol G2 = 0 : P1 P4 : meneruskan data serial input, rangkaian sebagai Kontrol perngseran oleh P5 ( sinyal clock 1C ). Bila input kontrol G2 = 1 : P1 P4 : melewatkan data paralel input, dari 2A, 2B, 2C, dan 2D. Sehingga QA, QB, QC, QD sesuai respon nilai logika 2A, 2B, 2C, dan 2D saat sinyal clock 2C. Hubungkan QD dan 2C, QC =2B, QB = 2A. Serial input = 2D sehingga rangkaian bekerja sebagai register geser kiri saat sinyal clock diatur oleh Clk 2C. register geser kanan.

kerjanya = Blok P yang lain.

11-8. Memindahkan Data antar RegisterBerdasarkan cara menyimpan dan mengeluarkan data,

pemindahan data juga dapat dilakukan secara jajar / deret. Cara jajar ( Paralel ): Data dikelurakan dari register yang satu dan amsuk ke register Pelaksanaan oleh sinyal pengontrol Read Out & Data Load lain pada saat yang sama ( serempak ). yang terhubung menjadi satu. Cara Deret ( Seri ): Data masuk dari register yang satu ke register lain berturutturut bit demi bit.


DIKTAT

12

Pelaksanaannya diatur oleh : sinyal Clock yang bekerja sama

untuk kedua register tersebut.

Register 1

Read Out " 1 "

Register 2

Data Load "1"

Gambar. 9. Paralel Transfer Keterangan gambar 9: Data pada register 1 dipindahkan ke register 2 Cara Transfer data adalah : Output setiap FF register disambungkan pada And gate yang salah satu inputnya untuk sinyal kontrol ( Read Out ). Sinyal ini dihubungkan dengan Sinyal kontrol Data Load untuk register 2. Sehingga saat sinyal kontrol 1, maka isi Register 1 akan serentak ke dalam register 2.

Register 1

Register 2 Clock

Gambar. 10. Serial Transfer Keterangan gambar 10 : Data dari register 1 dipindahkan keregister 2 secara deret.


DIKTAT

13

-

Data akan keluar dari register 1 ( serial output register 1 ) Pelaksanaannya diatur oleh sinyal yang terhubung bersama. Setiap register bekerja sebagai Shift Right Register / shift

dan masuk ke serial input register 2 berturut-turut (bit demi bit).

Left register. Untuk gambar 11. Serial output register 1 dihubungkan dengan serial input register 2 dan serial output register 2 dihubungkan dengan serial input register 1. Pada kondisi ini data bergeser secara berputar, dari register 1 ke register 2 lalu dari register 2 kembali ke register 1 dan seterusnya. Pengotrolan dilakukan oleh : Sinyal clock. Dari gambar karena register terdiri dari 4 FF, maka setelah

pulsa yang ke-8 data akan kembali pada posisi semula.

R g te 1 e is r

R g te 2 e is r C c lo k

Gambar.11. Data register geser Otomatis

11-9. Register Geser sebagai Sistem Penundaan Sinyal (Time - Delay)Sebagaimana kita ketahui, register geser bekerja atas dasar pergeseran data yang berlangsung dari Flip-flop yang satu ke Flip-flop lain. Lamanya data masuk hingga keluar dari register butuh waktu. Waktu ini dapat dihitung sebagai penentu karakter Flip-flop yang akan dipakai. Jika sebuah FF butuh 40 nS, maka waktu kerja register geser dengan 8 FF adalah : 8 x 40 nS = 320 nS. Untuk register yang lebih besar butuh waktu yang besar juga.


DIKTAT

14

Dengan mengatur jumlah FF dalam register geser harus dilalui oleh suatu sinyal (pakai variabel switch) maka dibuatlah rangkaian Time Delay. Prinsip kerjanya :digital

ADC

Shift - Right Register

Variabel switch

DACSinyal analog Clock Sinyal analog

Gambar. 12. Time Delay Sinyal Analog (kontinu) diubah ke sinyal digital oleh

rangkaian ADC, lalu masuk ke register geser. Sinyal dikeluarkan dari register geser sesuai waktu yang dengan cara menset variabel switch ( penentu diinginkan,

perlambatan waktu ). Lalu sinyal Digital dari register diubah lagi ke sinyal analog oleh rangkaian DAC.

11-10. Register Geser sebagai Ring CounterCounter atau pencacah Flip-flop. Kegunaannya adalah sebagai Kontrol urutan kerja dalam digital komputer dan penerapan Teknik Digit pada bidang Industri. Fungsi yang penting adalah sebagai penghitung pulsa-pulsa yang masuk dan mencacah (membagi) pulsa tersebut sesuai yang diinginkan ( Sebagai Pembagi Frekuensi). adalah rangkaian logika dari beberapa


DIKTAT

15

Serial Input

A

B

C

D

Serial Output

Clock

Gambar. 13. Ring Counter 4 Bit Sinyal Clock Kondisi Awal 1 2 3 4 5 A 0 Kondisi Flip flop B C D 0 0 1

1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 Kembali seperti pada clock 1, 2, , dan seterusnya

Tabel 2. Tabel kebenaran Ring Counter 4 Bit.

11-11. Feed Back Shift Register (FSR)FSR disebut juga Twisted Ring Counter, yaitu semacam ring counter dimana data yang diberikan pada serial input berasal dari komplemen data pada serial outputnya. Dengan demikian data yang dihasilkan suatu counter dengan cacahan sebanyak kelipatan dua dari ring Counter biasa, sehingga FSR lebih ekonomis. Jika digunakan N Flip-flop, maka cacahan yang dihasilkan sebanyak 2N. Sehingga hubungan pembagi frekuensi menjadi 2N (N = jumlah Flip-flop).


DIKTAT

16

D AA

Q

D B

Q

D C C

Q

Q

Q

Q

Q

ClockGambar. 14. FSR 3 bit. Sinyal Clock 1 2 3 4 5 6 7 A 0 1 1 1 0 0 0 Kondisi Flip - flop B C Keterangan 0 0 1 1 1 0 0 0 0 0 1 1 1 0 Kondisi awal Kembali seperti clock 1,2, 3 dst

Tabel 3. Tabel Kebenaran FSR 3 bit. Dari tabel dapat dilihat, setelah clock ke-7 kondisi akan berulang kembali seperti clock ke-1. Sehingga cacahan akan berulang setelah enam pulsa clock atau 2N = 6, sehingga FSR dengan 3 Flip-flop ini berfungsi sebagai pembagi Enam.

11-12. Coded Generator RegistersCoded Generator registers adalah Register geser yang bekerja sebagai pembangkit sandi. Dapat dilihat dari tabel 4, bahwa berdasarkan ganbar 15 akan didapat urutan sandi hitungan antara 1 15 secara tidak beraturan. Oleh sebab itu, rangkaian ini dinamakan suatu pembangkit sandi (coded Generator) Pseudo Random Binary Sequence.


DIKTAT

17

A

B

C

D

Clock

Gambar 15. PRBS Generator Sinyal Clock Kondisi awal 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Kondisi Flip - flop B C D 0 1 1 0 0 0 1 0 0 1 0 0 1 1 1 1 1 1 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 1 0 0 0 0 0 0 1 1 Desimal 1 8 12 14 15 7 11 5 10 13 6 3 9 4 2 1

A 0 1 1 1 1 0 1 0 1 1 0 0 1 0 0 0

Tabel 4. Tabel Kebenaran Hubungan A dan D.

Sinyal Clock Kondisi awal 1 2 3

Kondisi Flip A 1 0 1 0 flop B C 1 1 1 0 1 1 1 0 Desimal D 1 1 1 1 15 7 11 5


DIKTAT

18

4 5 6 7 8 9 10 11 12 13 14 15

1 1 0 0 1 0 0 0 1 1 1 1

0 1 1 0 0 1 0 0 0 1 1 1

1 0 1 1 0 0 1 0 0 0 1 1

0 1 0 1 1 0 0 1 0 0 0 1

10 13 6 3 9 4 2 1 8 12 14 15

Tabel 5. Tabel Kebenaran hubungan B dan C.RIGHT/ LEFT SERIAL DATA IN

G1

G5

G2

G6

G3

G7

G4

G8

J CLK K CLOCK

Q

J CLK K

Q

J CLK K

Q

J CLK K

Q

Gambar. 9.8. Bidirectional shift register IC74194.


bahan ajar register

Documents