rangkaian logika by nizar aluk · pdf filekartu asistensi ... setelah menyelesaikan percobaan...
TRANSCRIPT
RANGKAIAN LOGIKA BY NIZAR_ALUK
Penulis : Nizar Aluk
Email @ [email protected]
YMessenger @ Nizar_aluk
Facebook @ Nizar al varez
WebBlog @ http://www.mbolongcs.co.cc
RANGKAIAN LOGIKA BY NIZAR_ALUK
LAPORAN PRAKTIKUM
RANGKAIAN DIGITAL
Disusun oleh :
Nama / NIM : Muhammad Nizar A / 111080200304
LABORATORIUM ELEKTRONIKA
FAKULTAS TEKNIK INFORMATIKA
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2011 - 2012
RANGKAIAN LOGIKA BY NIZAR_ALUK
LABORATORIUM RANGKAIAN DIGITAL
FAKULTAS TEKNIK
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2012
LEMBAR PERSETUJUAN
TELAH DIPERIKSA DAN DISETUJUI
ISI LAPORAN INI
LAPORAN
PRAKTIKUM SISTEM DIGITAL
Disusun oleh :
Muhammad Nizar A (111080200304)
Kelompok 56
Mengetahui,
Kepala Laboratorium Elektronika
( AKHMAD AHFAS, ST )
RANGKAIAN LOGIKA BY NIZAR_ALUK
KATA PENGANTAR
Puji syukur kami panjatkan kepada Allah SWT karena atas rahmat dan
hidayahnya kami dapat menyelesaikan Praktikum Sistem Digital dan laporannya.
Kami menyadari sepenuhnya bahwa terselesainya laporan ini berkat
dukungan dan bantuan dari beberapa pihak, untuk itu kami mengucapkan terima
kasih kepada :
Hindarto, S.Kom, MT, selaku Dekan Fakultas Teknik Universitas
Muhammadiyah Sidoarjo.
Yulian Findawati, ST, MMT, selaku Kepala Jurusan Teknik Informatika
Universitas Muhammadiyah Sidoarjo
Akhmad Ahfas, ST, selaku Kepala Laboratorium Elektronika Universitas
Muhammadiyah Sidoarjo
Hindarto, S.Kom, MT, selaku Dosen Praktikum Rangkaian Digital
Universitas Muhammadiyah Sidoarjo
Moh Vinsa Agung R, selaku Asisten Praktikum Rangkaian Digital
Universitas Muhammadiyah Sidoarjo
Dan Semua pihak yang telah membantu, mendukung serta kerjasamanya
dalam penyusunan laporan ini.
Besar harapan kami, bahwa laporan ini dapat bermanfaat khususnya bagi
kami, bagi pembaca serta bagi kehidupan sehari-hari, Saran dan kritik kami
harapkan dari pembaca karena sangat berguna dan membangun dalam kemajuan
ilmu pengetahuan kami dan orang lain.
Sidoarjo,26 Agustus 2012
Penyusun
RANGKAIAN LOGIKA BY NIZAR_ALUK
DAFTAR ISI
Laporan Pratikum.......................................................................................................
Halaman Persetujuan..................................................................................................
Kata Pengantar...........................................................................................................
Daftar isi.....................................................................................................................
Lembar Asistensi........................................................................................................
Percobaan I Pengenalan Gerbang Logika
1.1 Tujuan Pratikum..................................................................................................
1.2 Peralatan Pratikum..............................................................................................
1.3 Teori......... ...........................................................................................................
1.4 Prosedur................................................................................................................
Lembar asistensi.........................................................................................................
Percobaan II Penyederhanaan Rangkaian Logika (Metode K-map)
1.1 Tujuan Pratikum..................................................................................................
1.2 Peralatan Pratikum..............................................................................................
1.3 Teori.....................................................................................................................
1.4 Prosedur................................................................................................................
Lembar asistensi.........................................................................................................
Percobaan III Rangkaian Aritmatika Digital
1.1 Tujuan Pratikum..................................................................................................
1.2 Peralatan Pratikum..............................................................................................
1.3 Teori.....................................................................................................................
1.4 Prosedur................................................................................................................
Lembar asistensi.........................................................................................................
Percobaan IV Aplikasi Gerbang-Gerbang logika 1
1.1 Tujuan Pratikum..................................................................................................
1.2 Peralatan Pratikum..............................................................................................
1.3 Teori......................,..............................................................................................
1.4 Prosedur................................................................................................................
Lembar asistensi.........................................................................................................
Percobaan V Aplikasi-Aplikasi Gerbang Logika 2
1.1 Tujuan Pratikum..................................................................................................
1.2 Peralatan Pratikum..............................................................................................
1.3 Teori.....................................................................................................................
1.4 Prosedur................................................................................................................
RANGKAIAN LOGIKA BY NIZAR_ALUK
Daftar Pustaka............................................................................................................
Lampiran-Lampiran...................................................................................................
Kartu Asistensi...........................................................................................................
Tugas Pendahuluan....................................................................................................
RANGKAIAN LOGIKA BY NIZAR_ALUK
LABORATORIUM ELEKTRO
FAKULTAS TEKNIK INFORMATIKA
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2012
LEMBAR ASISTENSI
PRAKTIKUM SISTEM DIGITAL
PERCOBAAN I
Judul Percobaan : Percobaan Modul I ( Pengenalan Gerbang Logika Dasar )
Nama :Muhammad Nizar A(111080200304)
Dilaksanakan : 16 Agustus 2012
Kelompok : 56
Mengetahui,
Dosen Pembimbing Asisten Praktikum
(Akhmad Ahfas, ST) ( Moh Vinsa Agung R )
RANGKAIAN LOGIKA BY NIZAR_ALUK
PERCOBAAN I
PENGENALAN GERBANG LOGIKA DASAR
1.1 TUJUAN
Setelah menyelesaikan percobaan ini, mahasiswa diharapkan mampu :
1. Memahami pengoperasian gerbang logika dasar
2. Merancang dasar-dasar rangkaian logika
3. Menjalankan modul rangkaian logika
1.2 PERALATAN
1. Papan percobaan
2. IC 7408 (And), IC7404 (Not), IC 7432 (Or), IC 7400 (Nand), IC 7402
(Nor), IC 7486 (Ex- Or)
3. LED
4. Power Supply
5. Kabel penghubung
1.3 DASAR TEORI
1. Gerbang AND
Rangkaian AND dinyatakan sebagai F = A*B, output rangkaian F menjadi
„ 1 ‟ hanya ketika kedua input A dan B bernilai „ 1 „ dan output F menjadi
0 pada nilai A dan B yang lainnya.
Simbol Gerbang AND
RANGKAIAN LOGIKA BY NIZAR_ALUK
2. Gerbang NOT (Inverter)
Rangkaian NOT juga dikenal sebagai Inverter dan dinyatakan sebagai
F=A, nilai output F merupakan negasi dari input A bernilai “1”, maka nilai
output F menjadi “0” demikian sebaliknya.
Simbol Gerbang NOT
3. Gerbang OR
Rangkaian OR dinyatakan dalam F= A+B, dan output rangkaian F
menjadi „0‟hanya ketika kedua input „0‟ dan F menjadi „1‟ pada nilai A
dan B yang lain.
Simbol Gerbang OR
4. Gerbang NAND
Rangkaian NAND dinyatakan sebagai F = A*B dan output F bernilai 0
ketika kedua input A dan B bernilai 1 dan 1 untuk nilai yang lain.
Simbol Gerbang NAND
5. Gerbang NOR
Rangkaian NOR dinyatakan sebagai F = A+B , dan output F bernilai 1
ketika kedua input A dan B benilai 0 dan output F menjadi 0 untuk nilai-
nilai input yang lain.
Simbol Gerbang NOR
RANGKAIAN LOGIKA BY NIZAR_ALUK
6. Exlusive-OR
Rangkaian EX-OR dinyatakan sebagai F = (A*B) + (A*B) = A B dan
output menjadi 0 ketika input A dan B pada level yang sama dan output F
bernilai 1 ketika input pada level yang berbeda.
Simbol Gerbang X-OR
7. Gerbang EX-NOR
Rangkain EX-NOR dinyatakan sebagai F = ( A B ) = (A*B) + (A*B)
dan output menjadi 1 ketika kedua input pada level yang sama dan output
F bernilai 0 ketika kedua input berada pada level yang berbeda.
Simbol Gerbang EX-NOR
1.4 PROSEDUR PERCOBAAN
1. Menguji Setiap gerbang berikut: AND, OR, NOT, NAND, NOR, dan
EX-OR, EX-NOR dan membuat tabel kebenarannya.
2. Dengan menggunakan logic circuit, mencoba membuat rangkaian
seperti gambar dibawah ini.
RANGKAIAN LOGIKA BY NIZAR_ALUK
Hasil Percobaan :
1. Data yang didapat setelah dilakukan percobaan adalah sebagai berikut:
Gerbang AND / IC ( 74LS08)
Gerbang OR / IC ( 74LS32 )
Gerbang NOT / IC ( 74LS04 )
NOT
A A
0 1
1 0
OR
A B F
0 0 0
0 1 1
1 0 1
1 1 1
AND
A B F
0 0 0
0 1 0
1 0 0
1 1 1
RANGKAIAN LOGIKA BY NIZAR_ALUK
Gerbang NAND / IC ( 74LS00 )
NAND
A B F
0 0 1
0 1 1
1 0 1
1 1 0
Gerbang NOR / IC ( 74LS02 )
NOR
A B F
0 1
0 1 0
1 0 0
1 1 0
Gerbang EX-OR / IC ( 74LS86 )
EX-OR
A B F
0 0 0
0 1 1
1 0 1
1 1 0
RANGKAIAN LOGIKA BY NIZAR_ALUK
Gerbang EX-NOR / IC ( 74LS266 )
X-NOR
A B F
0 0 1
0 1 0
1 0 0
1 1 1
2. Data yang didapat setelah dilakukan percobaan:
a) Rangkaian Logic.
b) Persamaan dari rangkaian diatas : F = (X*Y) + (Y*Z)
c) Tabel Kebenaran
X Y Z F
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
RANGKAIAN LOGIKA BY NIZAR_ALUK
PERCOBAAN II
LABORATORIUM ELEKTRO
FAKULTAS TEKNIK INFORMATIKA
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2012
LEMBAR ASISTENSI
PRAKTIKUM SISTEM DIGITAL
PERCOBAAN II
Judul Percobaan : Percobaan Modul II( Penyerdehanaan Rangkaian Logika
Menggunakan Metode K-map )
Nama : Muhammad Nizar A (111080200304)
Dilaksanakan : 16 Juli 2012
Kelompok : 56
Mengetahui,
Dosen Pembimbing Asisten Praktikum
(Akhmad Ahfas, ST) ( Moh Vinsa Agung R )
RANGKAIAN LOGIKA BY NIZAR_ALUK
PENYEDERHANAAN RANGKAIAN LOGIKA
( MENGGUNAKAN METODE K-MAP )
2.1. TUJUAN
Setelah menyelesaikan percobaan ini, mahasiswa diharapkan mampu:
1. Membuat sebuah rangkaian logika sederhana melalui persamaan
Boolean dan table kebenaran yang diketahui.
2. Menggunakan K-Map untuk memecahkan persoalan desain rangkaian
sederhana.
2.2. PERALATAN
1. Modul rangkaian logika.
2. Papan percobaan
2.3. DASAR TEORI
2.3.1 Peta Karnaugh
Peta karnaugh adalah (Karnaugh map, K-Map) dapat digunakan
untuk menyederhanakan persamaan logika yang menggunakan paling
banyak enam variabel. Dalam laporan ini hanya akan dibahas
penyederhanaan persamaan logika hingga empat variabel. Penggunaan
persamaan logika dengan lima atau enam variabel disarankan
menggunakan program komputer.
Peta merupakan gambar suatu daerah. Peta karnaugh
menggambarkan daerah logika yang telah dijabarkan pada tabel
kebenaran. Penggambaran daerah pada peta karnaugh harus mencakup
semua kombinasi dari semua variabel yang digunakan pada suatu
persamaan logika. Daerah pada peta karnaugh dapat tumpang tindih antara
satu kombinasi variabel dengan kombinasi variabel yang lain. Sebagai
RANGKAIAN LOGIKA BY NIZAR_ALUK
contoh adalah persamaan logika dua variabel X= AB . Peta Karnaugh
untuk persamaan tersebut harus mencakup semua kombinasi semua
variabelnya, yaitu AB , A B, AB, A B . Peta Karnaugh untuk persamaan
tersebut dapat dilihat pada Gambar (a). Sedangkan Peta Karnaugh untuk 3
dan 4 variabel dapat dilihat pada Gambar (b) dan (c).
Bila ada 2 inputan (22)
B
A B B
A m0 m1
A m2 m3
(a)
Bila ada 3 inputan (23)
AB
C A B A B AB
BA
C m0 m1 m3 m2
C m4 m5 m7 m6
(b)
Bila ada 4 inputan (19)
CD
AB C D C D CD DC
A B m0 m1 m3 m2
A B m14 m5 m7 m6
AB m12 m13 m15 m14
BA m8 m9 m11 m10
(c)
RANGKAIAN LOGIKA BY NIZAR_ALUK
PROSEDUR PERCOBAAN
1. Menyederhanakan persamaan berikut ini dengan menggunakan K-map,
menggambarkan rangkaiannya dan membuat table kebenarannya.
F = X.Y.Z + X.Y.Z + X.Y.Z + X.Y.Z
2. Merangkai gambar dibawah ini pada modul rangkaian logika dan
menuliskan tabel kebenarannya.
Hasil Prosedur :
1. ZYXZYXZYXZYXF
RANGKAIAN LOGIKA BY NIZAR_ALUK
Tabel Kebenaran :
Input Output
X Y Z F
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0
Peta K-Map :
YZ
X
00 01 11 10
0 0 0 1 1
1 1 1 0 0
YXYXF atau YXF
Gambar rangkaian logika
YXYXF
YXF
RANGKAIAN LOGIKA BY NIZAR_ALUK
Tabel kebenaran :
Input Output
X Y F
0 0 0
0 1 1
1 0 1
1 1 0
2. Gambar rangkaian logika
RANGKAIAN LOGIKA BY NIZAR_ALUK
Tabel kebenaran :
Input Output
A B C D X
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
Membuat K-map dari tabel kebenaran di atas didapat, sebagai berikut :
F = ACDCB
CD
AB
00 01 11 10
00 0 1 0 0
01 1 1 1 1
11 1 1 1 1
10 0 1 1 1
RANGKAIAN LOGIKA BY NIZAR_ALUK
Gerbang logika setelah disederhanakan
RANGKAIAN LOGIKA BY NIZAR_ALUK
LABORATORIUM ELEKTRO
FAKULTAS TEKNIK INFORMATIKA
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2012
LEMBAR ASISTENSI
PRAKTIKUM SISTEM DIGITAL
PERCOBAAN III
Judul Percobaan : Percobaan Modul III ( Rangkaian Aritmetika Digital )
Nama : Muhammad Nizar A (111080200304)
Dilaksanakan : 17 Juli 2012
Kelompok : 56
Mengetahui,
Dosen Pembimbing Asisten Praktikum
(Akhmad Ahfas, ST) ( Moh Vinsa Agung R )
RANGKAIAN LOGIKA BY NIZAR_ALUK
PERCOBAAN MODUL III
RANGKAIAN ARITMATIKA DIGITAL
3.1 TUJUAN :
Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu :
1. Memahami rangkaian aritmetika digital : adder
2. Mendesain rangkaian adder
3.2 PERALATAN
1. Modul rangkaian logika
2. Kabel
3. Breadboard
4. Power Supply
3.3 LANDASAN TEORI
Penyederhanaan half adder dengan menggunakan K-Map :
1. Peta K-map untuk Sum :
Rangkaian Logikanya :
B
A 0 1
0 0 1
1 1 0
Persamaan yang diperoleh :
Sum
BA
BABA
RANGKAIAN LOGIKA BY NIZAR_ALUK
2. Peta K-map Cout
Rangkaian Logikanya :
B
A 0 1
0 0 0
1 0 1
Persamaan yang diperoleh :
Cout = A. B
Penyederhanaan full adder dengan menggunakan K-Map :
1. Peta K-Map Sum
B Cin
A 00 01 11 10
0 0 1 0 1
1 1 0 1 0
Persamaan yang diperoleh :
F = AB Cin + AB Cin + AB Cin + AB Cin
Rangkaian logikanya :
RANGKAIAN LOGIKA BY NIZAR_ALUK
persamaan diatas dapat kita sederhanakan dengan menggunakan Metode Aljabar
Boole, sehingga di dapat :
Sum
Rangkaian Logikanya :
Membuat tabel kebenaran :
Input Output
A B Cin Sum
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
)()(
)()(
)()(
CinBACinBA
CinBACinBA
CinBinCBAinCBCinBA
CBAinCBAinCBACinBA
CinBA
RANGKAIAN LOGIKA BY NIZAR_ALUK
2. Peta K-Map Cout
B Cin
A 00 01 11 10
0 0 0 1 0
1 0 1 1 1
Persamaan untuk Cout :
Cout BACinACinB
Rangkaian logika untuk Cout :
Penyederhanaan dengan Aljabar Boole :
BAABCinCout )(
Rangkaian logika dengan Aljabar Boole :
RANGKAIAN LOGIKA BY NIZAR_ALUK
tabel kebenaran :
Input Output
A B Cin Cout
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
PROSEDUR PERCOBAAN :
1. Dengan menggunakan modul rangkaian logika, mengimplementasikan
rangkaian half adder, seperti pada gambar dibawah ini dan membuat table
kebenaranya.
2. Seperti gambar prosedur 1,mengimplementasikan rangkaian full adder,
seperti pada gambar dibawah ini dan membuat table kebenaranya.
RANGKAIAN LOGIKA BY NIZAR_ALUK
HASIL PERCOBAAN
1. Membuat Gambar Half Adder
Untuk mencari tabel kebenaran dari gambar di atas harus dilakukan percobaan
Dari percobaan diperoleh tabel kebenaran sebagai berikut :
Tabel Kebenaran
Input Output
Ao Bo Sum Cout
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
RANGKAIAN LOGIKA BY NIZAR_ALUK
Hasil Implementasi :
Rangkaian logika Sum
Dari tabel kebenaran di atas diperoleh persamaan K-map sebagai berikut :
Peta K-map Sum
0 1
0 0 1
1 1 0
Sum
Dari tabel kebenaran di atas diperoleh persamaan K-map sebagai berikut :
Peta K-map Cout
Cout = A. B
2. Membuat Gambar Full Adder
Untuk mencari tabel kebenaran dari gambar di atas harus dilakukan percobaan
Dari percobaan diperoleh tabel kebenaran sebagai berikut :
0 1
0 0 0
1 0 1
B A
BA
BABA
B A
RANGKAIAN LOGIKA BY NIZAR_ALUK
Tabel Kebenaran
Input Output
A B Cin Sum Cout
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Hasil Implementasi :
Dari tabel kebenaran di atas diperoleh persamaan K-Map sebagai berikut :
Peta K-Map Sum
B Cin
A 00 01 11 10
0 0 1 0 1
1 1 0 1 0
Sum
Misal : , maka
)()(
)()(
)()(
CinBACinBA
CinBACinBA
CinBinCBAinCBCinBA
CBAinCBAinCBACinBA
CinBA
DA
DADA
DCinB
RANGKAIAN LOGIKA BY NIZAR_ALUK
Rangkaian Logikanya :
Dari tabel kebenaran di atas diperoleh persamaan K-Map sebagai berikut :
Peta K-Map Cout
Cout BACinACinB
Rangkaian Logikanya :
B Cin
A 00 01 11 10
0 0 0 1 0
1 0 1 1 1
RANGKAIAN LOGIKA BY NIZAR_ALUK
LABORATORIUM ELEKTRO
FAKULTAS TEKNIK INFORMATIKA
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2012
LEMBAR ASISTENSI
PRAKTIKUM SISTEM DIGITAL
PERCOBAAN IV
Judul Percobaan : Percobaan Modul IV ( Aplikasi Gerbang - gerbang
Logika I )
Nama : Muhammad Nizar A (111080200304)
Dilaksanakan : 17 Juli 2012
Kelompok : 56
Mengetahui,
Dosen Pembimbing Asisten Praktikum
(Akhmad Ahfas, ST) ( Moh Vinsa Agung R )
RANGKAIAN LOGIKA BY NIZAR_ALUK
PERCOBAAN IV
APLIKASI GERBANG-GERBANG LOGIKA
4.1 TUJUAN :
Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu :
1. Memahami sifat universal dari gerbang NAND dan NOR.
2. Mengkonversikan sebuah rangkaian logika yang terdiri dari
bermacam-macam gerbang menjadi terdiri dari NAND saja atau NOR
saja.
4.2 PERALATAN :
1. Modul rangkaian logika
2. Papan Percobaan
4.3 DASAR TEORI
4.3.1 Gerbang NOR
Gerbang NOR (NOT OR) merupakan gabungan dari gerbang OR
dan NOT. Keluaran gerbang ini berkebalikan terhadap keluaran gerbang
OR. Gerbang NOR dapat dibentuk dengan menambahkan gerbang NOT
dibagiuan keluaran gerbang OR. Tenda lingakaran kecil dikeluaran
Gerbang NOR menandakan bahwa telah digabungkan gerbang NOT pada
gerbang aslinya.
Notasi boole untuk gerbang NOR adalah tanda + diikuti dengan
pemberian garis diatasnya. A yang di-NOR-kan dengan B dinotasikan
BA .
A B BAX 0 0 1
0 1 0
1 0 0
1 1 0
RANGKAIAN LOGIKA BY NIZAR_ALUK
Gerbang NOR disebut gerbang universal karena dari gerbang ini
dapat dibentuk fungsi beberapa gerbang yang lain, misalnya NOT, OR,
AND.
Adanya sifat universal dari gerbang NOR menjadikan banyak gerbang
logika yang dapat diwakili oleh gerbang NOR.
4.3.1 Gerbang NAND
Gerbang NAND (NOT-AND) merupakan gabungan dari gerbang
AND dan NOT. Keluaran gernag ini berkebalikan terhadap keluaran
gerbang AND. Gerbang NAND dapat dibentuk dengan menambahkan
gerbang NOT dibagiuan keluaran gerbang AND. Tenda lingakaran kecil
dikeluaran gerbang NAND menandakan bahwa telah digabungkan
gerbang NOT pada gerbang aslinya.
Notasi boole untuk gerbang NAND adalah tanda kali diikuti
dengan pemberian garis diatasnya. A yang di-NAND-kan dengan B
dinotasikan BA
A B ABX
0 0 1
0 1 1
1 0 1
1 1 0
RANGKAIAN LOGIKA BY NIZAR_ALUK
ABBA
BBABBAAA
BABBAA
BABBAA
BABBAA
BABBAA
)()(
)()(
)()(
)()(
Gerbang NAND disebut gerbang universal karena dari gerbang ini dapat
dibentuk fungsi beberapa gerbang yang lain, misalnya NOT, OR, AND.
4.4 PROSEDUR PERCOBAAN:
1. Pada modul, implementasikan rangkaian dibawah ini :
2. Buat tabel kebenarannya dan tentukan fungsi apakah rangkaian di
atas.
3. Membuat rangkaian yang terdiri dari gerbang AND, OR, dan NOT :
BABAY
HASIL PERCOBAAN :
1. F
RANGKAIAN LOGIKA BY NIZAR_ALUK
ABBA
ABBA
ABBA
3. Tabel Kebenaran
Input Output
A B F
0 0 0
0 1 1
1 0 1
1 1 0
Jika menggunakan NAND saja
Rangkaian logikanya :
F
RANGKAIAN LOGIKA BY NIZAR_ALUK
3. Tabel Kebenaran
Input Output
A B C F
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0
Rangkaian logikanya :
TUGAS
1. Dari persamaan logika BABAY buatlah rangkaian hanya dengan
menggunakan Gerbang NAND saja.
2. Dari persamaan logika BABAY buatlah rangkaiannya hanya
dengan menggunakan Gerbang NOR saja.
RANGKAIAN LOGIKA BY NIZAR_ALUK
ABBA
ABBA
ABBA
JAWAB TUGAS
1. Y
Rangkaian logikanya :
Tabel Kebenaran
Input Output
A B F
0 0 0
0 1 1
1 0 1
1 1 0
2. Y
)()(
)()(
)()(
)()(
BABA
BABA
BABA
BABA
BABA
BABA
RANGKAIAN LOGIKA BY NIZAR_ALUK
Tabel Kebenaran
Input Output
A B F
0 0 0
0 1 1
1 0 1
1 1 0
Gerbang Logikanya :
RANGKAIAN LOGIKA BY NIZAR_ALUK
LABORATORIUM ELEKTRO
FAKULTAS TEKNIK INFORMATIKA
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2012
LEMBAR ASISTENSI
PRAKTIKUM SISTEM DIGITAL
PERCOBAAN V
Judul Percobaan : Percobaan Modul V ( Aplikasi Gerbang - gerbang
Logika 2 )
Nama : Muhammad Nizar A (111080200304)
Dilaksanakan : 18 Juli 2012
Kelompok : 56
Mengetahui,
Dosen Pembimbing Asisten Praktikum
(Akhmad Ahfas, ST) ( Moh Vinsa Agung R )
RANGKAIAN LOGIKA BY NIZAR_ALUK
PERCOBAAN MODUL V
APLIKASI GERBANG – GERBANG LOGIKA 2
5.1 TUJUAN :
Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu :
1. Memahami prinsip kerja dari rangkaian Encoder dan Decoder.
2. Mendesain rangkaian Encoder dan Decoder dari gerbang-gerbang
logika.
3. Memahami prinsip kerja rangkaian Multiplexer dan Demultiplexer.
4. Mendesain rangkaian Multiplexer dari gerbang-gerbang logika.
5.2 PERALATAN :
1. Modul rangkaian logika
2. Papan percobaan
5.3 LANDASAN TEORI
A. DECODER
IC DECODER (74LS154)
RANGKAIAN LOGIKA BY NIZAR_ALUK
Tabel Kebenaran Decoder
INPUTS OUTPUTS
G1 G2 D C B A 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
L H X X X X H H H H H H H H H H H H H H H H
H L X X X X H H H H H H H H H H H H H H H H
H H X X X X H H H H H H H H H H H H H H H H
L L L L L L L H H H H H H H H H H H H H H H
L L L L L H H L H H H H H H H H H H H H H H
L L L L H L H H L H H H H H H H H H H H H H
L L L L H H H H H L H H H H H H H H H H H H
L L L H L L H H H H L H H H H H H H H H H H
L L L H L H H H H H H L H H H H H H H H H H
L L L H H L H H H H H H L H H H H H H H H H
L L L H H H H H H H H H H L H H H H H H H H
L L H L L L H H H H H H H H L H H H H H H H
L L H L L H H H H H H H H H H L H H H H H H
L L H L H L H H H H H H H H H H L H H H H H
L L H L H H H H H H H H H H H H H L H H H H
L L H H L L H H H H H H H H H H H H L H H H
L L H H L H H H H H H H H H H H H H H L H H
L L H H H L H H H H H H H H H H H H H H L H
L L H H H H H H H H H H H H H H H H H H H L
Ket :
H = High Level,
L = Low Level,
X = Don‟t Care
Dari tabel kebenaran di atas, jika menggunakan bentuk POS (Product of Sum),
di mana L = 0 dan H = 1
RANGKAIAN LOGIKA BY NIZAR_ALUK
Rangkaian Decoder
RANGKAIAN LOGIKA BY NIZAR_ALUK
B. ENCODER
IC ENCODER (74LS148)
Tabel Kebenaran Encoder
INPUTS OUTPUTS
E1 0 1 2 3 4 5 6 7 A2 A1 A0 GS E0
H X X X X X X X X H H H H H
L H H H H H H H H H H H H L
L X X X X X X X L L L L L L
L X X X X X X L H L L H L L
L X X X X X L H H L H L L L
L X X X X L H H H L H H L L
L X X X L H H H H H L L L L
L X X L H H H H H H L H L L
L X L H H H H H H H H L L L
L L H H H H H H H H H H L L
Karnaugh map dari tabel kebenaran di atas tidak mungkin untuk digambar karena
ada 8 input.
RANGKAIAN LOGIKA BY NIZAR_ALUK
RANGKAIAN ENCODER
RANGKAIAN LOGIKA BY NIZAR_ALUK
C. MULTIPLEXER
IC MULTIPLEXER (74LS151)
Tabel Kebenaran
INPUT OUTPUT
STROBE SELECT D0 D1 D2 D3 D4 D5 D6 D7
S C B A
Y W
H X X X X X X X X X X X L H
L L L L L X X X X X X X L H
L L L L H X X X X X X X H L
L L L H X L X X X X X X L H
L L L H X H X X X X X X H L
L L H L X X L X X X X X L H
L L H L X X H X X X X X H L
L L H H X X X L X X X X L H
L L H H X X X H X X X X H L
L H L L X X X X L X X X L H
L H L L X X X X H X X X H L
L H L H X X X X X L X X L H
L H L H X X X X X H X X H L
L H H L X X X X X X L X L H
L H H L X X X X X X H X H L
L H H H X X X X X X X L L H
L H H H X X X X X X X H H L
RANGKAIAN LOGIKA BY NIZAR_ALUK
RANGKAIAN MULTIPLEXER
RANGKAIAN LOGIKA BY NIZAR_ALUK
D. DEMULTIPLEXER
IC DEMULTIPLEXER (74LS138)
Tabel Kebenaran
INPUTS OUTPUTS
E 1 E 2 E3 A0 A1 A2 O 0 O 1 O 2 O 3 O 4 O 5 O 6 O 7
H X X X X X H H H H H H H H
X H X X X X H H H H H H H H
X X L X X X H H H H H H H H
L L H L L L L H H H H H H H
L L H H L L H L H H H H H H
L L H L H L H H L H H H H H
L L H H H L H H H L H H H H
L L H L L H H H H H L H H H
L L H H L H H H H H H L H H
L L H L H H H H H H H H L H
L L H H H H H H H H H H H L
RANGKAIAN LOGIKA BY NIZAR_ALUK
RANGKAIAN LOGIKA
E. BINARY CODE DESIMAL ( BCD)
IC BCD To 7-segment (74LS47)
RANGKAIAN LOGIKA BY NIZAR_ALUK
Tabel Kebenaran:
D C B A LT BI RBI Play
X X X X X 0 X Off
X X X X 1 0 0 Off
0 0 0 0 1 1 1 0
0 0 0 1 1 1 1 1
0 0 1 0 1 1 1 2
0 0 1 1 1 1 1 3
0 1 0 0 1 1 1 4
0 1 0 1 1 1 1 5
0 1 1 0 1 1 1 6
0 1 1 1 1 1 1 7
1 0 0 0 1 1 1 8
1 0 0 1 1 1 1 9
1 0 1 0 1 1 1
1 0 1 1 1 1 1
1 1 0 0 1 1 1
1 1 0 1 1 1 1
1 1 1 0 1 1 1
1 1 1 1 1 1 1 Off
RANGKAIAN LOGIKA BY NIZAR_ALUK
RANGKAIAN LOGIKA BY NIZAR_ALUK
5.4 PROSEDUR PERCOBAAN :
PERCOBAAN DECODER DAN ENCODER
1. Buatlah tabel kebenaran dari sebuah Decoder 4 x 16. Mendapatkan
outputnya. Dari hasil masing-masing outputnya, didapatkan persamaan
logikanya. Membuat rangkaian decodernya dan mendapatkan
kebenaran dari rangkaian yang dibuat tersebut.
2. Buatlah tabel kebenaran dari sebuah Encoder 10 x 4. Mendapatkan
outputnya. Dari hasil masing-masing output, didapatkan persamaan
logikanya. Membuat rangkaian Encodernya, dan mendapatkan
kebenaran dari rangkaian yang dibuat .
PERCOBAAN MULTIPLEXER
1. Buatlah tabel kebenaran untuk Multiplexer yang melayani 4 data yang
berbeda. Menenentukan berapa select line yang harus digunakan.
mendapatkan outputnya.
2. Berdasarkan output yang telah diperoleh, menententukan persamaan
logikanya. Memuatlah rangkaian multiplexer, dan mendapatkan
kebenaran dari rangkaian yang telah dibuat.
5.4 TUGAS
1. Sebutkan perbedaan prinsip antara Decoder dengan Multiplexer.
2. Buatlah rangkaian Multiplexer 4 data input dengan hanya
menggunakan gerbang NAND saja.
RANGKAIAN LOGIKA BY NIZAR_ALUK
HASIL PERCOBAAN
PERCOBAAN DECODER DAN ENCODER
1. Tabel Kebenaran Decoder
INPUTS OUTPUTS
G1 G2 D C B A 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
L H X X X X H H H H H H H H H H H H H H H H
H L X X X X H H H H H H H H H H H H H H H H
H H X X X X H H H H H H H H H H H H H H H H
L L L L L L L H H H H H H H H H H H H H H H
L L L L L H H L H H H H H H H H H H H H H H
L L L L H L H H L H H H H H H H H H H H H H
L L L L H H H H H L H H H H H H H H H H H H
L L L H L L H H H H L H H H H H H H H H H H
L L L H L H H H H H H L H H H H H H H H H H
L L L H H L H H H H H H L H H H H H H H H H
L L L H H H H H H H H H H L H H H H H H H H
L L H L L L H H H H H H H H L H H H H H H H
L L H L L H H H H H H H H H H L H H H H H H
L L H L H L H H H H H H H H H H L H H H H H
L L H L H H H H H H H H H H H H H L H H H H
L L H H L L H H H H H H H H H H H H L H H H
L L H H L H H H H H H H H H H H H H H L H H
L L H H H L H H H H H H H H H H H H H H L H
L L H H H H H H H H H H H H H H H H H H H L
RANGKAIAN LOGIKA BY NIZAR_ALUK
Persamaan Logikanya:
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
RANGKAIAN LOGIKA BY NIZAR_ALUK
Rangkaian Decoder
RANGKAIAN LOGIKA BY NIZAR_ALUK
b. Tabel Kebenaran Encoder
INPUTS OUTPUTS
E1 0 1 2 3 4 5 6 7 A2 A1 A0 GS E0
H X X X X X X X X H H H H H
L H H H H H H H H H H H H L
L X X X X X X X L L L L L L
L X X X X X X L H L L H L L
L X X X X X L H H L H L L L
L X X X X L H H H L H H L L
L X X X L H H H H H L L L L
L X X L H H H H H H L H L L
L X L H H H H H H H H L L L
L L H H H H H H H H H H L L
Persamaan Logikanya:
)1246()346()56(7
)245()345(67
4567
0
1
2
A
A
A
RANGKAIAN LOGIKA BY NIZAR_ALUK
RANGKAIAN ENCODER
RANGKAIAN LOGIKA BY NIZAR_ALUK
PERCOBAAN MULTIPLEXER
1. Tabel Kebenaran
INPUT OUTPUT
STROBE SELECT
D0 D1 D2 D3 D4 D5 D6 D7 S C B A Y W
H X X X X X X X X X X X L H
L L L L L X X X X X X X L H
L L L L H X X X X X X X H L
L L L H X L X X X X X X L H
L L L H X H X X X X X X H L
L L H L X X L X X X X X L H
L L H L X X H X X X X X H L
L L H H X X X L X X X X L H
L L H H X X X H X X X X H L
L H L L X X X X L X X X L H
L H L L X X X X H X X X H L
L H L H X X X X X L X X L H
L H L H X X X X X H X X H L
L H H L X X X X X X L X L H
L H H L X X X X X X H X H L
L H H H X X X X X X X L L H
L H H H X X X X X X X H H L
RANGKAIAN LOGIKA BY NIZAR_ALUK
Persamaan Logikanya:
7
7
6
6
5
5
4
4
3
3
2
2
1
1
0
0
DABCSW
DABCSY
DABCSW
DABCSY
DABCSW
DABCSY
DABCSW
DABCSY
DABCSW
DABCSY
DABCSW
DABCSY
DABCSW
DABCSY
DABCSW
DABCSY
RANGKAIAN LOGIKA BY NIZAR_ALUK
b. RANGKAIAN MULTIPLEXER
RANGKAIAN LOGIKA BY NIZAR_ALUK
5.5 TUGAS
1. Sebutkan perbedaan prinsip antara decoder dan multiplexer!
2. Buatlah rangkaian multiplexer 4 data input dengan hanya
menggunakan gerbang Nand saja
JAWAB :
1. Perbedaan prinsip antara Decoder dengan Multiplexer
Decoder
1. Data input lebih sedikit daripada output
2. Setiap satu keadaan masukan hanya menghasilkan satu keadaan
keluaran yang aktif
3. Tidak membutuhkan data kontrol / select
4. Mempunyai 3 buah sinyal dan enable
Multiplexer
1. Data input lebih banyak daripada output
2. Data input dapat berubah nilainya seiring dengan keluarannya sesuai
bergantian dalam satu waktu
3. Membutuhkan data kontrol / select
4. Terdapat sebuah sinyal enable
RANGKAIAN LOGIKA BY NIZAR_ALUK
2 . Rangakian Multiplexer 4 data Input hanya menggunakan gerbang
NAND saja.
Rangkaian Logika :
Tabel Kebenaran :
INPUT OUTPUT
SELECT STROBE
C B A S Y W
X X X H L H
L L L L D0 D0
L L H L D1 D1
L H L L D2 D2
L H H L D3 D3
H L L L D4 D4
H L H L D5 D5
H H L L D6 D6
H H H L D7 D7
Persamaan Logika : F = ( 0,1,2,3,4,5,6,7 )
RANGKAIAN LOGIKA BY NIZAR_ALUK
TUGAS PENDAHULUAN
2. Gambarlah gerbang logika dan table kebenaran dari gerbang NOT, AND,
NAND, OR, NOR, EX-OR dan EX-NOR
3. Rangkumlah teori Aljabar Boolean dan teori mthode K-Map
3. Dari fungsi dibawah ini, buatlah rangkaian logikanya
F = ABC + ABC + AC + BC
Dari fungsi diatas, buatlah rangkaian sederhananya dengan menggunakan
methode K-Map
4. Buatlah rangkaian half adder dan full adder
5. Jelaskan dan bagaimana cara kerja dari :
a. Multiplexer
b. Demultiplexer
c. Decoder
d. Encoder
6. Sebutkan perbedaan prinsip antara decoder dan multiplexer
7. Buatlah rangkaian multiplexer 4 data input dengan hanya menggunakan
gerbang Nand saja
RANGKAIAN LOGIKA BY NIZAR_ALUK
JAWAB
1. Gerbang Logika Dasar
a. Gerbang NOT ( A= A ) b. Gerbang AND ( F=A.B )
c. Gerbang NAND( Y= BA. ) d. Gerbang OR ( Y=A+B )
NOT
A A
0 1
1 0
NAND
A B F
0 0 1
0 1 1
1 0 1
1 1 0
OR
A B F
0 0 0
0 1 1
1 0 1
1 1 1
RANGKAIAN LOGIKA BY NIZAR_ALUK
e. Gerbang NOR ( Y= BA ) f. Gerbang EX-OR( Y= BA )
g. Gerbang EX-NOR
NOR
A B F
0 0 1
0 1 0
1 0 0
1 1 0
EX-OR
A B F
0 0 0
0 1 1
1 0 1
1 1 0
X-NOR
A B F
0 0 1
0 1 0
1 0 0
1 1 1
RANGKAIAN LOGIKA BY NIZAR_ALUK
2. Teori Aljabar Boolean
Teori Aljabar Boolean digunakan untuk menyederhanakan rangkaian logika
Postulat Boolean
a. 0.0 = 0
b. 0.1 = 0
c. 1.0 = 0
d. 1.1 = 1
e. 0 + 0 = 0
f. 0 + 1 = 1
g. 1 + 0 = 1
h. 1 + 1 = 1
i. 0 ‟ = 1
j. 1‟ = 0
Teorema Aljabar Boolean
1. Hukum komutatif
a. A + B = B + A
b. A . B = B . A
2. Hukum assosiatif
a. (A + B) + C = A + (B + C)
b. (A . B) . C = A . (B . C)
3. Hukum distributife
a. A . (B + C) = AB + AC
b. A + (B . C) = (A + B) . (A + C)
4. Hukum identitas
a. A + A = A
b. A . A = A
And
Not
Or
RANGKAIAN LOGIKA BY NIZAR_ALUK
5. Hukum Negasi
a. AA
b. AA
6. Hukum redundansi
a. A + A . B = A (1 + B)
b. A . (A + B ) = A
7. a. 0 + A = A
k. 1 . A = A
l. 1 + A = 1
m. 0 . A = 0
8. a. A +A=1
b. A . A = 0
. 9. a. A + A . B = A + B
b. A . ( A + B) = A . B
10. De Morgansi
a. ( BA ) = A . B
b. ( BA. ) = A + B
Teori Metode K-map :
Peta Karnaugh (Karnaugh Map, K-Map) dapat digunakan untuk
menyederhanakan persamaan logika yang menggunakan paling banyak enam
variabel. Peta Karnaugh menggambarkan suatu daerah logika yang telah
dijabarkan pada table kebenaran. Penggambaran daerah pada peta Karnaugh
harus mencakup semua kombinasi dari semua variabel yang digunakan pada
RANGKAIAN LOGIKA BY NIZAR_ALUK
suatu persamaan logika. Penyederhanaan dengan menggunakan metode ini
dilakukan
dengan cara mengelompokan suku terdekat, suku yang telah menjadi
kelompok sebelumnya boleh menjadi anggota suku berikutnya atau yang lain.
3. F = ABC + ABC + AC + BC
Rangkaian Logikanya :
Tabel Kebenaran
Input Output
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
A
B
C
F
RANGKAIAN LOGIKA BY NIZAR_ALUK
Rangkaian sederhana dengan K-map :
A
F = AC + BC
3. - Rangkaian Half Adder
Simbol :
Input Out
A B Sum C out
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
0 1
1 0
Sum = A B + A B = A B
0 0 1 0
0 1 1 0
0 0
0 1
0
1
00 01 11 10 BC
Cout B
B A
B
A
HA Sum A Out
RANGKAIAN LOGIKA BY NIZAR_ALUK
C out = A B
- Rangkaian Full Adder
Simbol :
A B C in Sum C out
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
0 1 0 1
1 0 1 0
Sum = A‟ B‟ Cin + A‟ B Cin‟ + A B‟ Cin‟ + A B Cin
= A‟ ( B‟ Cin + B Cin‟ ) + A ( B‟ Cin‟ + B Cin )
= A‟ ( B Cin ) + A ( B Cin )
= A‟ ( B Cin ) + A ( B Cin )
= A‟ B + A B‟
= A B
= A B Cin
C out
B
A
Out
Sum
A
B Cin 10 11 01 00
0
1
C in
RANGKAIAN LOGIKA BY NIZAR_ALUK
0 0 1 0
0 1 1 1
Cout = B Cin + A Cin + A B
4. a. Multiplexer
Proses multiplexer oleh suatu penyaluran informasi dari salah satu
masukan yang terdiri dari banyak masukan ke sebuah saluran
keluaran multiplexing sering dipergunakan bila kita harus
mentransmisikan. Informasi dari berbagai sumber melalui jarak yang
jauh, karena bila kita menggunakan multiplexing maka akan dapat
menentukan biaya yang dibutuhkan.
Ada 2 cara untuk mengadakan multiplexing :
1. Frequency Division Multiplexing (FDM)
2. Time Division Multiplexing (TDM)
A B Cin
1
0
10 11 01 00
RANGKAIAN LOGIKA BY NIZAR_ALUK
b. Demultiplexer
Demultiplexer merupakan suatu rangkaian logika dimana jumlah
inputannya lebih sedikit daripada jumlah outputnya tergantung pada
data selectnya.
Jadi demultiplexer adalah kebalikan dari multiplexer , berarti cara
kerjanya dari demultiplexer adalah membagikan data dari saluran input
ke berbagai saluran output.
c. Decoder
Decoder oleh rangkaian logika yang mengubah masukan kode
biner N-bit ke M saluran keluaran sedemikian rupa sehingga setiap
saluran keluaran hanya satu yang akan diaktifkan dari beberapa
kemungkinan kombinasi masukan.
Demultiplexer dapat digunakan sebagai digital decoder, suatu digital
decoder mempunyai keluaran 2” dan masukan n hanya keluaran yang
mempunyai hubungan dengan bilangan biner pada bagian masukan
yang akan diaktifkan.
Demultiplexer 74154 digunakan sebagai 4 line to 16 line decoder
dengan cara menghubungkan kedua masukan G menjadi low
kemudian keluaran yang berhubungan dengan masukan.
d. Encoder
Kebalikan dari proses decoder yang disebut encoding dan
dibentuk oleh sebuah rangkaian logika yang disebut encoding. Sebuah
encoder memiliki beberapa saluran masukan. Hanya satu dari seluruh
masukan yang diaktifkan pada satu saat dan menghasilkan kode
keluaran N-bit, tergantung dari masukan mana yang diaktifkan.
RANGKAIAN LOGIKA BY NIZAR_ALUK
5. Perbedaan prinsip antara Decoder dengan Multiplexer
Decoder
5. Data input lebih sedikit daripada output
6. Setiap satu keadaan masukan hanya menghasilkan satu keadaan
keluaran yang aktif
7. Tidak membutuhkan data kontrol / select
8. Mempunyai 3 buah sinyal dan enable
Multiplexer
5. Data input lebih banyak daripada output
6. Data input dapat berubah nilainya seiring dengan keluarannya sesuai
bergantian dalam satu waktu
7. Membutuhkan data kontrol / select
8. Terdapat sebuah sinyal enable
7 . Rangakian Multiplexer 4 data Input hanya menggunakan gerbang
NAND saja.
Rangkaian Logika :
RANGKAIAN LOGIKA BY NIZAR_ALUK
Tabel Kebenaran :
INPUT OUTPUT
SELECT STROBE
C B A S Y W
X X X H L H
L L L L D0 D0
L L H L D1 D1
L H L L D2 D2
L H H L D3 D3
H L L L D4 D4
H L H L D5 D5
H H L L D6 D6
H H H L D7 D7
Persamaan Logika : F = ( 0,1,2,3,4,5,6,7 )
RANGKAIAN LOGIKA BY NIZAR_ALUK
KARTU ASISTENSI
PRAKTIKUM RANGKAIAN DIGITAL
FAKULTAS TEKNIK JURUSAN TEKNIK
INFORMATIKA
UNIVERSITAS MUHAMMADIYAH SIDOARJO
NAMA / NIM : Muhammad Nizar A / 111080200304
Kelompok : 56
Sidoarjo, 26 Juli 2012
Dosen Pembimbing Asistensi Lab
(Akhmad Ahfas, ST) ( Moh Vinsa Agung R )
NO JUDUL
PRAKTIKUM
Tanggal
Praktikum
Tanggal
Asistensi Catatan
Asisten Nilai
1. Pengenalan
Gerbang Logika
Dasar
16 Juli 2012
2. Penyederhanaan
Rangkaian Logika
(Menggunakan
Metode K-Map)
16 Juli 2012
3. Rangkaian
Aritmetika Digital
17 Juli 2012
4. Aplikasi Gerbang –
Gerbang Logika 1
17 Juli 2012
5. Aplikasi Gerbang –
Gerbang Logika 2
18 Juli 2012