PEMODELAN RANCANGAN JARINGAN MULTI PROSESORTERTANAM HEYRMAN MENGGUNAKAN PERANGKAT LUNAK

SYNDEX6.8.5 CAD

Antonius Irianto', Sri Cahyo Kasihono', Eri Prasetyo WJ

IJurusan Teknik Elektro, Fakultas Teknologi lndustri, Universitas Gunadarma2 Jusrusan Sistem Komputer, Fakultas Ilmu Komputer, Universitas Gunadarma

3 Pusat Studi Mikroelektronika & Pengolahan Citra, Universitas GunadarmaUniversitas Gunadarma, JI. Margonda Raya 100 Pondok Cina Depok

lirianto@Staff.gunadarrna.ac.id, 2drosophilla mg(alyahoo.com,3eri(a),Staf[gunadarma.ac.id

Abstrak

Dewasa ini, pengembangan sistem multi-processor tertanam yang bergerak pada bidang mesin visi, sepertisistem kamera, sedang giat dalam penelitiannya. Penelitian ini melakukan eksplorasi ciri-ciri jenis rancangankoneksi jaringan multi-processor sistem tertanam yang dilihat dari sudut pandang arsitekturnya. Pada tahun2005 Barthelemy Heyrman (Universitas Bourgogne Prancis) melakukan penelitian dan menghasilkan suatumodel rancangan prosesor tertanam yang menekankan skalabilitas, fleksibilitas dan performa yang tinggi.Tulisan ini membuat dan membahas bagaimana rancangan algoritrna dan arsitektur dari model rancanganHeyrman hingga mendapatkan suatu skrip program berupa file m4 dan m4x menggunakan perangkat lunakSynDEx-6.8.5 CAD yang pada akhimya digunakan dalam pembuatan chip.

Kata Kunci : Heyrman, Algoritma, Arsitektur, SynDEx-6.8.5

1. Pendahuluan

Dewasa ini, penelitian dalam rangka peningkatankemampuan sistem kamera digital dengan teknologiCMOS (Complementary Metal OxydeSemiconductor) terus berjalan. CMOS mempunyaikelebihan utama dalam pengelolaannya yang dapatdisatukan bersama antara sensor dan elemenpengolahannya pada tingkat piksel, dibandingkandengan CCD (Charge Copuled Device). Hal inimenyatakan bahwa CMOS mempunyai peluang besardalam kemudahan pembuatan pada satu chip, olehkarena itu sering ditemukan istilah System on Chip(SoC)[5].

Kelanjutan teknologi CMOS akan memberikanpeluang untuk proses pembuatan Multi-ProcessorSystem on Chip (MPSoC). MPSoC akan menyediakantingkat komputasi yang tinggi dengan penggunaanenergi yang efisien, hal ini akan sangat cocok dipakaidi dalarn aplikasi sistem multimedia .. Sebuah MPSoCmengandung beberapa Processor Element (PE) yaituelemen pengolahan tertanam.

Tujuan khusus dari pene/itian ini ada/ah menjadisaJah satu bagian dari penelitian besar denganmenyediakan model suatu Network on Chip yangmampu mengolah sinyal 64x64 pikseJ sensor CMOSdengan ' menggunakan elemen-elemen prosesortertanam dan memori secara efisien berdasarkan hasilRancangan algoritma Heyrman[2] dan menyediakanmodel sesuai kebutuhan penelitian selanjutnya.

Pemodelan dan simu/asi dilakukan menggunakanbantuan perangkat lunak SynDEx-6.8.5 CAD[3,4]yang hasil akhirnya berupa kode program file m4 danm4x. Kode inilah yang nantinya akan digunakandalam pembuatan chip (Multi-Processor System onChip).

2. Tinjauan Pustaka

Proses paralel adalah metode komputasi yangmembagi beban kedalam beberapa bagian kecil subproses komputasi dimana sub komputasi dijalankanpada prosesor yang berbeda secara bersamaan dansaling berinteraksi satu dengan yang lain untukmenyelesaikan masalah komputasi[l]. Multi prosesoryaitu sistem dengan prosesor jamak yang identik yangdapat memilih proses apa saja yang akan dijalankandari ready queue jadi dapat dikatakan independentetapi prosesor harus di synchonize agar prosesor tidaksaJing berebut mengeksekusi proses yang sama. UntukapJikasi pada penuiisan ini mengunakan Aplikasi realtime yaitu aplikasi yang memi/iki dibatasi oleh rentangwaktu dan memiliki tenggat waktu (deadline) yangjelas dengan respon yang cepat dan ketepatanpelaksanaan instruksi/tugas. Rancangan algoritmaHeyrrman[2] membagi data dengan kemampuan bushingga mencapai 4096 byte, dalam hal ini berupagambar ke dalam beberapa prosesor elemen yangmemiliki jalur bus 64 byte.

387

t..ELtORi 1 ~;:>t

IRAY) r- ,.! ~I ~ ~ ~

_:~~.~Jat=J~j r--------

,. =- - --=-1-1EJ[;J[;JEl

'-- __ CONTROl t-- "";.'E

Gambar J Model Arsitektur Jaringan MultiprosesorTertanam [Heyrman 2005}

Pada mulanya oleh Heyrman pemodelanmengunakan C++ mengunakan library dari VHDL.VHDL menterjemahkan model arsitektur sistem Cyang sedang berjalan, Kode VHDL tersebut akanditerapkan dalam O,35!lm CMOS, proses mengunakanperangkat lunak Menthor Graphics. Sedangkan dalampenulisan ini dalam pembuatan algoritma danarsitektur menggunakan perangkat lunak SynDEx-6.8.5 CAD dengan fitur yang dimiliki antara lain[3,4] :• Aplikasi algoritma sebagai directed acyc/ik

graph (dag).Multikomponen arsitektur (program able dannon-programable).Spesifikasi karateristik algoritma, real-time,distribusi dan penjadwalan.Algoritma multikomponen (manual atauotomatis).Visualisasi dari diagramdisirnulasikan secara real-time.

•

•

•

• waktu yang

3. Perancangan dan Pemodelan

Rancangan model algoritma adalah berupapembagian data pada 8 prosesor elemen, prosespengolahan data pada prosesor elemen dan penyatuandata pada memori. Sedangkan rancangan arsitekturterdiri dari rancangan media transmisi, arsitektur padasetiap prosesor elemen dan arsitektur utama untukproses lainnya selain prosesor elemen.

Ketika ada data, maka data tersebut akanditeruskan pada proses pembagian data untuk 8prosesor elemen dengan besar data yang sama. Padaprosesor elemen dilakukan penambahan delay yangberbeda-beda untuk setiap prosesor elemen denganmaksud agar data tidak memasuki memori secarabersamaan. Dengan demikian data akan masukmemori dengan ukuran yang kecil dan tidak dalamwaktu yang bersamaan.

3.1. Algoritma Rancangan Prosesor Paralel

388

Secara umum algotitma dari perancangaprosesor parallel Heyrrnan dapat digamabarkansebagai berikut

JAJUNGAN

Gambar 2 Blok Algoritma Rancangan ProsesorParalel

Blok masukan terdiri dari dua masukan yaitumasukan yang berasal dari memori dan masukanberupa image, masukan berupa image memilikiprioritas utama. Blok kondisi terdiri dari 2 kondisiyaitu ketika tidak terdapat data pada port i (i = 0)maka data pada port bus akan diteruskan dan kondisiketika pada port i terdapat data (i = 8) maka data akanditeruskan ke blok selanjutnya.

[g>-------. G r -lE!

l-Gambar 3 Kondisi i=O dan i=8

Blok jaringan bertugas membagi pekerjaan,dalam hal ini adalah data kepada setiap prosesorelemen (8 prosesor elemen) dengan jumlah dankapasitas yang sama melalui koneksi TCP.

Gambar 4 Algoritma Fungsi Terminal

(.!i! ~ •.~.,ct;;~v1fiiii'i'3II~~' c ~

11 ~~" ;c"'Il __ --

~-- ! ;~~"-------. 1 . .~

o ! ~~~'r---..i(P7jc.~

Gambar 5 Algoritma Fungsi Divnetwork

Blok prosesor elemen merupakan temp~tpemprosesan sub bagian data sebelum masuk memon,pada bagian ini hanya menambahkan waktu tund~(delay) dengan maksud agar kel~aran da~ dariprosesor elemen tidak bersamaan sehmgga ketika datamasuk memori tidak secara bersamaan.

W~ __E_Dt ._. ~

Gambar 6 Algoritma Fungsi Processor

Blok register merupakan tempat sementara datadikumpulkan dan disatukan dari setiap keluaranprosesor elemen sebelum data yang telah lengkapdisimpan pada memori tetap yang bersifat non-volatil

·1

Gambar 7 Algoritma Fungsi Register

Blok keluaran adalah merupakan memori utamadimana data akan disimpan. Memori ini bersifat non-volatil. Algoritma utama dimana tempat menyatukan

seluruh bagian blok sehingga dapat. saling terhubunguntuk dapat berkomunikasi dalam tujuan penyunpanandata.

I·

i~:::'~-~·I

fi{--:1/

//

Gambar 8 Window Definisi Utama Algoritma

3.2. Arsitektur Rancangan Prosesor Paralel

Berikut adalah gambaran arsitektur prosesorparallel yg digunakan untuk memodelkan jaringanmulti prosesor Heryman

Gambar 9 Blok Arsitektur Rancangan ProsesorParalel

Blok operator merupakan blok dimana algoritmaakan ditempatkan pada sebuah rancangan arsitekturuntuk menghasilkan kode dalam bentuk file m4. Blokkomun ikasi sebagai media penghubung untukberkomunikasi antar operator arsitektur yang telahditambahkan algoritma. Arsitektur utama merupakanwindow arsitektur utama dimana operator dan mediakomunikasi berada untuk dapat saling berhubunganmelakukan komunikasi.

389

____ _ ~ ~1, ~..•...~·ntdtw(main

'Wrmw £df

/1// .1

,/ ;t'~~ .. / I• / !,

Y " 1/ i1f'£2~1! II : pi !~ /

iPD-...,I!,.--------,;~

Gambar 10 Window Vtama Arsitektur

3.3. Komponen Perangkat Lunak

Komponen perangkat lunak menghubungkanalgoritma dan arsitektur yang telah dibuat dengan katalain menempatkan algoritma yang dibuat ke modelarsitektur yang telah dirancang.

Gambar I I Algoritma Vtama Dengan TambahanKomponen Perangkat Lunak

4. Simulasi Algoritma Pada Arsitektur danPembuatan Kode Program Rancangan

Diagram real-time dari simulasi algoritma yangdijalankan pad a arsitektur dapat digunakan untukmenjelaskan hubungan antara algoritma denganarsitektur. Warna kuning merepresentasikan algoritmainterupsi, wama hijau merepresentasikan algoritmapendahululpredecessors dan media komunikasipendahulu, sementara wama merah merepresentasikanalgoritma hasil/sucessors dan media komunikasi.Hasil simulasi dapat dilihat pada gambar 12.

Pembuatan kode (m4 dan m4x) dilakukandengan cara melakukan generate code. Hasilnya

.merupakan skrip program yang akan digunakan dalampembuatan chip dengan cara melakukan konversi kebahasa VHDL untuk pembuatan Multi-ProcessorSystem on Chip (MPSOC).

390

w

Gambar 12 AIgoritma lnterupsi PE8

5. Kesimpulan

Berdasarkan pada penelitian ini waktu yqdibutuhkan dalam penyimpanan data dengan ukunI4096 byte selama 8 detik, dengan ini hasildicapai telah sesuai dengan teori yang diungkapkaoleh Heyrman maka dengan ini perangkat lunKSynDEx dapat digunakan dalam mendesain modelrancangan Heyrman ini dengan baik hinggamelakukan generate untuk mendapatkan kode programberupa file m4 dan m4x yang dapat digunakan untutpengembangan peneliti berikutnya dalam bi~Multi-Processor System on Chip (MPSoC) .

DAFT AR PUSTAKA

,.[I] Abdurohman, Maman, 2008, Organisasi &

Arsitektur Komputer, Jakarta, Informatika[2] Barthelemy Heyrman, Michel Paindavoine,

Renaud Schmit, Laurent Letellier, ThienyColletteb, 2005, Smart camera design frtintensive embedded computing, Real-TimeImaging 11 pp. 282289, Elsevier Ltd.,

[3] lnria Rocquencourt Research Unit, 2008,http://www-rocg.inria.fr/syodex

[4] Inria Rocquencourt Research Unit, 2()()~

http://www-rocq.inria.fr/--sorel/work[5] Wibowo, Eri Prasetyo, 2009,

http://eri.staff.gunadarma.ac.idIDoWuload/filesfl722/Bart JeaUime _ imaging. pdf