modul asas elektronik berdigit 1

Upload: wenwen-teoh

Post on 04-Jun-2018

307 views

Category:

Documents


2 download

TRANSCRIPT

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    1/19

    TAJUK 3 ASAS ELEKTRONIK BERDIGIT

    SINOPSIS

    Modul ini memperkenalkanasas elektronik berdigit meliputi get-get logik, jadual

    kebenaran, Algebra Boolean, jumlah hasil darab dan hasil darab jumlah, peta

    Karnaugh serta logik jujukan.

    HASIL PEMBELAJARAN

    Di akhir unit ini anda akan dapat:

    Melakar simbol get-get logik

    Menerangkan fungsi get-get logik

    Membina jadual kebenaran get-get logik

    Menyatakan kegunaan get-get logik

    Menerangkan konsep asas Algebra Boolean

    Mendapatkan ungkapan logik dari suatu jadual kebenaran dalam jumlah

    hasil darab (SOP) dan hasil darab jumlah (POS)

    Mereka bentuk dan membina litar logik kombinasi

    Meringkas ungkapan Boolean menggunakan peta Karnaugh

    Mengenalpasti litar logik jujukan

    KERANGKA TAJUK-TAJUK

    Get Logik

    Konsep Asas Algebra Boolean

    Reka Bentuk Litar Logik

    Berkombinasi

    Peta Karnaugh

    Asas Elektronik Berdigit

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    2/19

    3.1 GET LOGIK

    Seperti juga algebra-algebra yang lain, ia juga menggunakan pemboleh ubah

    (dipanggil pernyataan) dan operasi (dipanggil hubungan). Pemboleh ubah dalam

    algebra Boolean ini dipanggil pemboleh ubah logik yang hanya mempunyai dua nilai

    sahaja sama ada BENAR (1) atau PALSU (0) dan operasinya dipanggil operasi

    logik.

    Komputer digital hanya memahami maklumat di dalam bentuk digit binari. Binary

    digit bit (digit binari terdiri daripada 0 atau 1). Manipulasi maklumat binari

    dilakukan oleh litar logik yang dipanggil Get (gates).

    Get logik merupakan unsur logik paling asas yang digunakan dalam reka betuk litar

    peralatan berdigit. Fungsi suatu set logik diterjemahkan dalam bentuk jadual

    kebenaran dan juga ungkapan logik. Isyarat yang digunakan dalam sistem berdigit

    mempunyai 2 aras voltan iaitu )V dan antara 3 ke 5 V. Nilai 0V mewakili logik 0

    (RENDAH) manakala nilai 35 V mewakili logik 1 (TINGGI).

    Jadual memperjelaskan logik 1 dan logik 0.

    Tahukah anda siapakah yang memperkenalkan Algebra Boolean?

    George Boole(18151864) telah memperkenalkan konsep tersebutpada tahun 1854 dalam masalah berkaitan dengan logik.

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    3/19

    Jadual 3.1 : Logik tinggi dan logik rendah

    Litar Denyut Keluaran Logik

    5 V 1

    0 V 0

    3.2 Jenis-Jenis Get Logik dan Jadual Kebenaran

    Get DAN, get ATAU, get TAK DAN, get TAK ATAU, get EKSLUSIF ATAU dan get

    EKSLUSIF TAK ATAU adalah get-get logik asas. Setiap get logik mempunyai jadual

    kebenaran dan ungkapan logiknya yang tersendiri.

    5V

    5V

    V

    S

    5V

    t

    V

    t

    V

    t

    V

    V

    S

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    4/19

    Jadual kebenaran ialah satu kaedah untuk menerangkan bagaimana suatu litar logik

    bekerja. Salah satu fungsi Jadual Kebenaran ialah untuk mengetahui keluaran atau

    hasil bagi setiap kemungkinan gabungan nilai pemboleh ubah bagi fungsi Boolean

    yang diberikan. Saiz Jadual Kebenaran adalah berbeza mengikut bilangan

    pemboleh ubah dalam sesuatu fungsi Boolean.

    Jadual 3.2menunjukkan simbol, fungsi dan jadual kebenaran untuk kesemua get

    logik.

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    5/19

    Jadual 3.2 Get-Get Logik

    Nama Simbol danungkapan logik

    Fungsi Jadual Kebenaran Rajah Pemasaan

    GET DANMenghasilkankeluaran 1,

    hanya jikakesemuamasukannyaadalah 1.

    Masukan Keluaran

    A B Y

    0 0 0

    0 1 0

    1 0 0

    1 1 1

    GET ATAUMenghasilkankeluaran 1apabila terdapatmana-manaatau semua

    masukannya 1.

    Masukan Keluaran

    A B Y

    0 0 0

    0 1 1

    1 0 1

    1 1 1

    Y = A B

    Y = A + B

    A

    B

    A

    B

    Y

    Y

    t6

    t1 t2 t3 t4

    t5

    Masukan A 0

    1

    Masukan B 0

    1

    t1 t2 t3 t4

    t5

    1

    Keluaran Y 0

    Masukan A 0

    1

    Masukan A 0

    1

    1

    Keluaran Y 0

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    6/19

    Nama Simbol danungkapan logik

    Fungsi Jadual Kebenaran Rajah Pemasaan

    GET TAK(INVERTER)

    Menterbalikkanstatus logikmasukan.

    Masukan Keluaran

    A Y

    0 1

    1 0

    GET TAKDAN

    Menghasilkankeluaran 0apabila kedua-duamasukannya 1.

    Masukan Keluaran

    A B Y

    0 0 1

    0 1 1

    1 0 1

    1 1 0

    GET TAKATAU

    Menghasilkankeluaran 1hanya jikakedua-duamasukannya 0.

    Masukan Keluaran

    A B Y

    0 0 1

    0 1 0

    1 0 0

    1 1 0

    A

    B

    Y = A B

    A

    B

    Y = A + B

    A

    Y = A

    Y

    Y

    Y

    1

    Keluaran, Y 0

    1

    Masukan , A 0

    1

    Masukan, A 0

    Masukan, B 0

    1

    Keluaran, Y 0

    Keluaran, Y 0

    Masukan, A 0

    1

    1

    t1 t2 t3 t4 t5

    t1

    t6

    t2

    Masukan , Y 0

    1

    t3 t3 t4 t5

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    7/19

    Nama Simbol danungkapan logik

    Fungsi Jadual Kebenaran Rajah Pemasaan

    GETEKSLUSIF

    ATAU

    Menghasilkankeluaran 1apabila salahsatumasukannya 1.

    Masukan Keluaran

    A B Y

    0 0 0

    0 1 1

    1 0 1

    1 1 0

    GETEKSLUSIFTAK ATAU

    Menghasilkankeluaran 1apabilakesemuamasukannya 1atau kesemuamasukannya 0.

    Masukan Keluaran

    A B Y

    0 0 1

    0 1 0

    1 0 0

    1 1 1

    Y = A B

    Y = A B

    Y

    1

    Keluaran Y, 0

    1

    Masukan , B 0

    1

    Masukan, B, 0

    Masukan , A 0

    1t1 t2 t3 t4 t4 t6

    Masukan, A 0

    1

    t1 t2 t3 t4 t5 t6

    Keluaran, Y 0

    1

    1

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    8/19

    Get logik boleh mempunyai lebih daripada dua masukan. Walau bagaimanapun get

    EKSLUSIF ATAU dan get EKSLUSIF TAK ATAU hanya mempunyai dua masukan.

    Get TAK hanya mempunyai satu masukan. Jumlah kombinasi masukan sesuatu get

    logik adalah bergantungan kepada jumlah masukan get tersebut, Formula yang

    boleh digunakan untuk menentukan bilangan kombinasi masukan ialah:

    N = 2ndengan

    N : jumlah bilangan kombinasi masukan.

    n : jumlah masukan sesuatu get logik itu.

    3.3 Litar-litar Logik

    Litar terbahagi kepada dua jenis iaitu:

    1. Litar logik kombinasi get logik

    2. Litar logik berjujukan

    Litar kombinasi get logik ialah litar rangkaian get dengan keluaran yang bergantung

    kepada keadaan masukan get pada keadaan semasa. Litar ini tidak bergantung

    kepada keadaan logik sebelumnya. Antara kegunaan litar kombinasi get logik ialah

    dalam pembinaan litar penambah atau penolak dan juga dalam melaksanakan

    sesuatu reka bentuk litar logik. Kebolehan menganalisi litar kombinasi get logik

    adalah diperlukan terutamanya dalam mereka bentuk litar logik.

    3.4 OPERASI ASAS ALGEBRA BOOLEAN

    Terdapat tiga operasi logik asas iaitu :

    DAN (operasi dari get DAN)

    ATAU + (operasi dari get ATAU)

    TAK + (operasi dari get INVERTER)

    Berikut adalah bebarapa contoh ungkapan logik dengan A, B dan C merupakan

    pemboleh ubah logik yang hanya boleh bernilai 0 ( atau PALSU) atau 1 ( atau

    BENAR) sahaja.

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    9/19

    A = TAK (A) {NOT A}

    A B + C = TAK ( A DAN B) ATAU C {NOT (A AND B) OR C}

    (A B) + (B C) = (A DAN TAK (B)) ATAU (B DAN C) { (A AND NOT (B) OR

    (B AND C)}

    Algebra Boolean adalah algebra logik yang merupakan keadah matematik asas

    untuk menyelesaikan masalah berkaitan litar berdigit. Algebra Boolean adalah set k

    = {0,1} menggunakan dua operasi binari iaitu + (hasil tambah) dan (hasil darab),

    yang mengandungi Hukum Boolean. Berikut merupakan beberapa contoh hukum

    dalam Algebra Boolean.

    3.5 Teorem-teorem Asas Aljabar Hukum

    1. Hukum Tukar Tertib

    (a) A + B = B + A

    (b) A B = B A

    2. Hukum Taburan

    (a) A (B + C) = A B + A C

    (b) A + B C = (A + B) (A + C)

    3. Hukum Identiti

    (a) A + 0 = A

    (b) A + 1 = A

    (c) A 1 = A

    (d) A 0 = 0

    4. Hukum Songsang

    (a) A + A = 1

    (b) A A = 0

    5. Hukum Idempotent

    (a) A + A = A

    (b) A A = A

    6. Hukum Boundess

    (a) A + 1 = 1

    (b) A A = 0

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    10/19

    7. Hukum Serapan

    (a) A + (A B) = A

    (b) A (A + B) = A

    8. Hukum Sekutuan(a) A + (B + C ) = (A + B) + C

    (b) A (B C) = (A B) C

    9. Hukum Penghapusan

    (a) A + (A B) = A + B

    (b) A (A + B) = A B

    10. Teorem De Morgon

    (a) (A + B) = A B

    (b) (A B) = A +B

    3.6 Ungkapan Boolean

    Ungkapan Boolean yang menggunakan entiti Algebra Boolean digunakan untuk

    menerangkan sikap sesuatu get logik. Oleh kerana litar berdigit merupakan

    gabungan kombinasi get-get logik, maka Ungkapan Boolean juga digunakan untuk

    menganalisi fungsi litar-litar tersebut. Ungkapan Boolean terdapat dalam dua bentuk

    iaitu jumlah hasil darab (Sum of Product, SOP) dan hasil darab jumlah (Product of

    Sum, POS).

    Kedua-dua bentuk ungkapan ini boleh ditukar kepada litar logik:

    - SOP menghasilkan litar logik DANATAU manakala

    - POS menghasilkan litar logik ATAUDAN

    Litar-litar ini bersama jadual kebenaran litar ditunjukkan dalam Jadual 3.4

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    11/19

    Jadual 3.4 Jenis-jenis ungkapan Boolean

    Bentuk Ungkapan Ungkapan Boolean Jadual kebenaran

    Jumlah hasil darab(SOP)

    Y = (A B) + (C D)Masukan KeluaranA B C D Y

    0 0 0 0 0

    0 0 0 1 0

    0 0 1 0 0

    0 0 1 1 1

    0 1 0 0 0

    0 1 0 1 0

    0 1 1 0 0

    0 1 1 1 1

    1 0 0 0 01 0 0 1 0

    1 0 1 0 0

    1 0 1 1 1

    1 1 0 0 1

    1 1 0 1 1

    1 1 1 0 1

    1 1 1 1 1

    Bentuk Ungkapan Ungkapan Boolean Jadual kebenaran

    Hasil darab jumlah(POS)

    Y = (A + B) (C + D)

    Masukan Keluaran

    A B C D Y0 0 0 0 0

    0 0 0 1 0

    0 0 1 0 0

    0 0 1 1 0

    0 1 0 0 0

    0 1 0 1 1

    0 1 1 0 1

    0 1 1 1 1

    1 0 0 0 0

    1 0 0 1 11 0 1 0 1

    1 0 1 1 1

    1 1 0 0 0

    1 1 0 1 1

    1 1 1 0 1

    1 1 1 1 1

    A

    B

    C

    D

    A

    B

    C

    D

    Y

    Y

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    12/19

    3.7 Membina Litar daripada Ungkapan Boolean

    Kaedah yang betul membina litar logik daripada Ungkapan Boolean ialah dengan

    bermula dari bahagian keluaran ke bahagian masukan seperti ditunjukkan dalam

    contoh-contoh berikut :

    Contoh 2 :

    Diberi Ungkapan Boolean SOP seperti berikut :

    (A B) + (B C) = Y

    Bina litar logik yang berkaitan.

    Kaji ungkapan yang beri, didapati

    (A B) di ATAU kan dengan (B C)

    Oleh yang demikian:

    Perkembangan setiap masukan get ATAU seperti ditunjukkan seperti berikut :

    Litar akhir :

    Jumlah hasil darab

    (A B)

    (B C)

    Langkah 1

    Langkah 2

    Y

    Y

    A

    B

    C

    Langkah 3

    _

    (B C)Y

    A

    B

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    13/19

    3.8 Mendapat Ungkapan Logik daripada Jadual Kebenaran

    Maklumat tentang sesuatu operasi logik dapat ditukar dari bentuk Jadual kebenaran

    ke bentuk Ungkapan Boolen.

    Contoh 2 :

    Dapatkan Ungkapan Boolean jumlah hasil darab Jadual Kebenaran dalam Jadual

    3.5

    Masukan Keluaran

    A B C Y

    0 0 0 0

    0 0 1 10 1 0 0

    0 1 1 0

    1 0 0 1

    1 0 1 0

    1 1 0 0

    1 1 1 1

    Jadual 3.5 : Jadual Kebenaran Jumlah Hasil Darab

    Masukan Keluaran UngkapanBoolean

    A B C Y

    0 0 0 0

    0 0 1 1

    _ _ABC

    0 1 0 0

    0 1 1 0

    1 0 0 1_ _

    ABC

    1 0 1 0

    1 1 0 0

    1 1 1 1 ABC

    Langkah 1

    3

    1

    2

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    14/19

    Dapatkan Ungkapan Boolean untuk masukan yang menjana keluaran Y = 1

    _ _1. ABC

    _ _2. ABC

    3. ABC

    Ketiga-tiga ungkapan tersebut di ATAU kan bersama-sama untuk membentuk

    Ungkapan Boolean yang mewakili jadual kebenaran tersebut.

    _ _ _ _Y = ( ABC) + (ABC) + (ABC)

    3.8 Peta Karnaugh

    Peta Karnaugh merupakan cara bergrafik untuk memaparkan kandungan jadual

    kebenaran di mana sebutan bersebelahan berbeza dengan hanya satu pemboleh

    ubah sahaja. Ia digunakan untuk mendapatkan ungkapan boolean daripada Jadual

    Kebenaran yang diberi. Selalunya ungkapan Boolean yang diperolehi menggunakan

    Peta Karnaugh adalah yang paling ringkas (tidak perlu dirngkaskan lagi

    menggunakan hukum Algebra Boolean).

    Bilangan petak di dalam Peta Karnaugh adalah sama dengan bilangan baris dalam

    Jadual Kebenaran. Berikut adalah ringkasannya :

    2 Pemboleh Ubah 22 = 4 kombinasi input yang berlainan dalam Jadual

    Kebenaran

    22= 4 petak dalam Peta Karnaugh

    3 Pemboleh Ubah 23 = 8 kombinasi input yang berlainan dalam Jadual

    Kebenaran

    23= 8 petak dalam Peta Karnaugh

    Langkah 2

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    15/19

    n Pemboleh Ubah 2n kombinasi input yang berlainan dalam Jadual

    Kebenaran

    2npetak dalam Peta Karnaugh

    Peta Karnaugh dengan Dua Pemboleh UbahA dan B

    3.9 Mendapatkan ungkapan logik menggunakan Peta Karnaugh daripadaJadual Kebenaran yang diberi.

    Langkah-langkah yang perlu dilakukan untuk menggunakan Peta Karnaugh

    1. Buat Peta Karnaugh mengikut bilangan pemboleh ubah.

    2. Masukkan 1 ke dalam petak yang mempunyai keluaran 1 (rujuk Jadual

    Kebenaran)

    3. Kumpulkan petak-petak bersebelahan menggunakan langkah berikut :

    Jika Peta Karnaugh mempunyai pemboleh ubah, mulakan

    pengumpulan petak dengan 2n-1

    Jika tiada petak bersebelahan sebanyak 2n-1 (yang bernilai 1 sahaja),

    teruskan dengan 2n-2 dan seterusnya hingga 2n-n atau sehingga tiada lagi

    petak bernilai 1 yang belum dikumpulkan.

    4. Gabungkan setiap sebutan yang diperolehi dari pengumpulan petak-petak

    tersebut menggunakan operasi berkenaan (ATAU/DAN).

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    16/19

    Contoh 3.1 :

    Diberi A, B dan C adalah masukan dan Y adalah keluaran dalam Jadual Kebenaran

    berikut. Berdasarkan Jadual Kebenaran tersebut dapatkan ungkapan Boolean dan

    seterusnya dengan bantuan Peta Karnaugh ringkaskan ungkapan Boolean tersebut.

    Masukan Keluaran

    A B C Y

    0 0 0 1

    0 0 1 0

    0 1 0 0

    0 1 1 1

    1 0 0 11 0 1 1

    1 1 0 0

    1 1 1 0

    Jadual Kebenaran

    Buat Peta Karnaugh dengan 3 pemboleh ubah

    Masukkan 1 ke dalam petak yang mempunyai keluaran 1 (rujuk Jadual Kebenaran)

    1 1

    1 1

    BC BC BC BC

    A

    A

    Langkah 1

    Langkah 2

    BC BC BC BC

    A

    A

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    17/19

    3 pemboleh ubah n = 3

    Mulakan pengumpulan dengan 23-1= 4 petak bersebelahan

    Tiada dalam peta Karnaugh

    Teruskan dengan 23-2 petak bersebelahan

    Ada 2 kumpulan

    Jika masih ada petak bernilai 1 yang belum dikumpulkan, teruskan dengan

    23-3= 1 petak

    ada 1 kumpulan sahaja

    Langkah 4 : Gabungkan setiap sebutan yang diperolehi dari pengumpulan petak-

    petak tersebut menggunakan operasi ATAU

    Oleh itu, ungkapaan : Y ialah:

    Y = BC + AB + ABC

    1 1

    1 1

    1 1

    1 1

    BC BC BC BC

    A

    A

    BC BC BC BC

    A

    A

    ABCAB

    BC

    Langkah 3

    Langkah 4

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    18/19

    Aktiviti 1

    Jawab soalan-soalan berikut:

    _ _1. Lukiskan rajah litar logik untuk persamaan BooleanY = AB + BC. Gunakan

    satu get ATAU, dua get DANdan dua get TAK.

    2. Lukiskan Jadual Kebenaran (3 pemboleh ubah) yang mewakili persamaan

    _ _ _BooleanY = CB + CBA.

    3. Dengan bantuan Peta Karnaugh ringkaskan persamaan Boolean

    _ _ _ _ _ _ _ _Y = ABC + ABC + ABC + ABC

    TAMAT

  • 8/13/2019 Modul Asas Elektronik Berdigit 1

    19/19

    Biblografi

    1. Tokheim, Roger L., (1990) Digital Electronics 3rd Edition , McGraw-Hill

    International Edition.

    2. Sabariah binti Hj. Bohanudin, Maimunah Binti Husien (2005) Prinsip Elektrik

    dan Elektronik Tingkatan 4 & 5., Dewan Bahasa dan Pustaka.

    3. Salwani binti Mohd Daud et.( 2003) Pengajian Kejuruteraan Elektrik dan

    Elektronik Tingkatan 5. Dewan Bahasa dan Pustaka

    4. Mohd Isa binti Idris et. (2003) Pengajian Kejuruteraan Elektrik dan Elektronik

    Tingkatan 4. Dewan Bahasa dan Pustaka