Data Sheet IC7408 (AND) 7432 (OR)

4081 (AND)4071(OR)

7400(NAND)7411(AND)

7402(NOR)7404(NOT)

7475 (D-Flip-flop)

7476 (J-K Flip-flop)

7486 (XOR)

PERCOBAAN VIIIJ-K FLIP FLOP

I. TUJUAN1. Menjelaskan prinsip kerja J-K Flip-flop2. Merangkai rangkaian J-K Flip-flop dengan benar3. Membuktikan tabel kebenaran dari J-K Flip-flop

II. TEORI SINGKATJ-K Flip flop adalah sesuatu rangkaian pencacah yang mencacah pada tebing positif atau negative pulsa clock yang mendrive masukan clocknya. Jika J-K Flip flop dibangun dari dua buah R-S flip flop clock yang disambung menjadi satu maka akan seperti gambar berikut:

SRQ-QJK

Perhatikan gambar 2, bahwa input J dan K disebut rangkaian pengendali, karena keduanya menentukan apa yang dilakukan oleh flip flop pada saat suatu pinggiran pulsa clock tiba. Pada saat J dan K rendah, kedua AND tertutup oleh karena itu clock tidak memberikan dampak. KEluaran Q akan tetap pada nilai akhirnya. Pada saat J rendah dan K tinggi, gerbang AND keatas tertutup maka tidak terdapat kemungkinan untuk mengeset Flip flop. Satusatunya kemungkinan adalah reset segera setelah pinggiran pulsa clock berikutnya tiba dan keluaran Q akan rendah. Jadi jika J = 0 dan K=1 pada saat pinggiran pulsa clock berikutnya akan mereset flip flop.Pada saat J=1 dan K=0 gerbang bawah tertutup, maka tidak terdapat kemungkinan untuk mereset flip flop. Namun kita dapat mengeset flip flop tersebut. Pada saat Q rendah dan Q tinggi oleh karena gerbang atas melewatkan suatu pintu set saat pulsa clock berikutnya tiba. Hal ini mendrive Q ke keadaan tinggi. Pada saat J dan K tinggi, kita dapat mengeset atau mereset flip flop tersebut. Jika Q tinggi gerbang bawah melewatkan suatu pemicu reset pada saat pinggiran pulsa clock berikutnya tiba. Sebaliknya jika Q adalah rendah, gerbang atas meleawati suatu pemicu set pada saat pinggiran pulsa clock berikutnya tiba. Dalam kedua hal ini Q berubah menjadi komplemen keadaan terakhirnya. Oleh karenanya, J=1 dan K=1 berarti flip flop akan toggle pada saat pulsa clock berikutnya tiba.

III. ALAT DAN BAHAN1. Trainer digital2. IC 7411 (AND gate)3. Multimeter4. Jumper

IV. LANGKAH KERJA1. Membuat rangkaian J-K Flip-flop dengan menggunakan IC 7411 dengan R-S Flip-flop clock dengan mengamati outputnya ketika diberi masukan dan mencatatnya dalam tabel.2. Memberikan input pada set dan clear, kemudian mengamati outputnya dan mencatat dalam tabel.

V. GAMBAR RANGKAIAN

SRQ-QJK

VI. DATA PENGAMATANA. IC 7400ClockJKQQKet

00011no change

00101-

01010-

01101toggle

10011no change

10101-

11010-

11101toggle

B. IC 7476Metode Operasi

InputOutput

AsinkronSinkronQQ

PSCLRCLKJK

Asinkron Set01xxx10

Asinkron Reset10xxx01

Larangan00xxx11

Tetap1110001

Reset1111101

Set1111001

Toggle1111110

VII. ANALISIS DAN PEMBAHASANJ-K Flip-flop juga merupakan rangkaian edge triggering seperti halnya D-Flip-flop, akan tetapi output J-K Flip-flop akan berubah jika ada clock pada rangkaian. Pada gambar rangkaian, JK- Flip-flop dibangun dari sebuah R-S Flip-flop dengan menambahkan 2 gerbang AND 3 inputan didepannya. Adapun fungsi rangkaian tersebut adalah untuk memperbaiki kondisi RS- Flip-flop, yaitu saat S=1 dan R=1 pada SR- Flip-flop yang dibuat dari NOR tidak diperkenankan maka pada J-K- Flip-flop dibuat NOT Q. Sehingga fungsi rangkaian saat J=0 dan K=0 maka Q akan memegang kondisi sebelumnya, saat J=1 dan K=0 maka Q=1, saat J=0 dan K=1 maka Q=0 dan saat J=1 dan K=1 maka Q sama dengan NOT Q (toggle).Dari gambar rangkaian terlihat adanya feedback ke input, keadaan yang harus dihindari adalah saat clock = 1 dimana output kondisinya berubah sudah merubah kondisi input AND. Sebagai contoh J=1 dan K=1 dimana Q=0, ketika Clock diberikan Q berubah dari 0 ke 1 untuk ini memerlukan waktu sama dengan propagasi delay. Melalui 2 gerbang AND kondisi Filp-Flop adalah J=1, K=1 dan Q=1, karena Clock masih 1 maka akan terjadi Q kembali 0 dengan demikian akan terjadi osilasi Q berubah-ubah 0 1. Kondisi ini disebut dengan race around condition. Untuk menghidari adanya kondisi tersebut harus diperhitungkan propagasi delay gerbang yang digunakan dan panjang clock saat =1.Berdasarkan hasil praktikum yang diperoleh, J-K Flip-flop memiliki 4 kondisi :1. Kondisi memegang. ketika J=0 dan K=0, walaupun ada clock output akan tetap.2. Kondisi reset. Ketika J=0 dan K=1, dengan adanya clock maka output=0.3. Kondisi set. Ketika J=1 dan K=0, dengan adanya clock maka output=1.4. Kondisi toggle. Ketika J=1 dan K=1, dengan adanya clock maka output toggle.

VIII. KESIMPULANJ-K Flip-flop merupakan penyempurnaan dari R-S Flip-flop terutama untuk mengatasi masalah osilasi, yaitu dengan adanya umpan balik, serta masalah kondisi terlarang, yaitu pada kondisi masukan J dan K berlogika 1 yang akan membuat kondisi keluaran menjadi berlawanan dengan kondisi keluaran sebelumnya atau dikenal dengan istilah toggle. Sementara untuk keluaran berdasarkan kondisi-kondisi masukan yang lain semua sama dengan R-S Flip-flop.

PERCOBAAN IXCOUNTER

I. TUJUAN1. Menjelaskan prinsip kerja pencacah yang dibangun dari J-K Flip-flop2. Menentukan modulus suatu pecahan3. Merangkai pencacah dari J-K Flip-flop baik pencacah naik maupun pencacah turun

II. TEORI SINGKATRangkaian pencacah banyak digunakan dalam sistem digital. Pencacah yang mendrive oleh sebuah lonceng (clock) dapat digunakan untuk mencacah banyaknya daur lonceng. Karena pulsa lonceng terjadi pada selang waktu yang diketahui, pencacah dapat digunakan sebagai suatu instrumen untuk mengukur waktu. Flip-flop dapat digunakan untuk membangun pencacah elektronik, yaitu suatu unit yang mencacah banyaknya masukan seperti diperlihatkan gambar di bawah ini :

Gambar terdiri dari empat buah J-K flip-flop yang tergandeng suatu pulsa segiempat mendrive flip-flop A dari keluaran flip-flop A mendrive flip-flop B, kemudian keluaran flip-flop B mendrive flip-flop C dan akan mendrive flip-flop D. Semua masukan J dan K dihubungkan ke VCC. Ini berarti masing-masing flip-flop akan berubah keadaan (toogle) akibat peralihan negatif pada masukan lonceng.Jika keluaran suatu flip-flop mendrive flip-flop lain, kita sebut sebagai pencacah kerut (tripple Counter) atau pencacah tak serempak. Flip-flop A harus berubah sebelum dia dapat memicu flip-flop B dan seterusnya. Di asumsikan bahwa pemicu bergerak melalui flip-flop bagaikan riak gelombang dalam air. Oleh sebab itu waktu waktu tunda rambatan keseluruhan merupakan jumlah masing-masing waktu tunda. Seandainya satu flip-flop mempunyai waktu tunda luas, maka pencacah di atas ditunda dalam 40 vs. Jadi dalam hal ini banyaknya cacahan seluruhnya yang dapat dilalui oleh pencacah diberikan sebesar 2n, dengan n adalah keseluruhan banyaknya flip-flop yang digunakan, sebagai contoh pencacahan di atas sebanya 24=16 keadaan atau sering disebut pencacah modulus 16 (mod16). Modulus suatu pencacahan adalah banyaknya keseluruhan keadaan yang dapat dilalui oleh pencacah untuk membangun sebuah pencacah mod 7, menggunakan tiga buah flip-flop salah satu diantara kedelapan cacahan yang ada harus dilompati cacahan yang ditempati dapat yang manapun diantara delapan kemungkinan cacah tersebut. Jadi sekarang terjadi delapan kemungkinan urutan pencacah, coba sebutkan salah satu metode yang digunakan untuk membuat sebuah pencacah melompati cacahan-cacahantertentu adalah dengan mencatubalikkan suatu sinyal dari beberapa flip-flop tertentu ke flip-flop yang mendahuluinya. Sebagai contoh flip-flop mod 7, karena hanya sebuah cacahan mod awal, keluaran pencacah mod 7 dihubungkan ke input clear dari semua flip-flop. Jadi dengan demikian keluaran gerbang NAND akan rendah hanya apabila semua inputnya tinggi (A=1, B=1, dan C=1) atas cacahan 7. Selama dalam keadaan saat semua flip-flop akan direset ke 0 dan pencacah dapat dikatakan melompati keadaan itu.

III. ALAT DAN BAHAN1. Trainer digital2. IC 7476 (J-K Flip-flop)3. IC 7400 (NAND gate)4. IC 74LS193 (up/down counter)5. Multimeter6. Jumper

IV. LANGKAH KERJA1. Merangkai pada trainer pencacah naik (up counter) seperti pada rangkaian2. Memasukkan pulsa clock secara bertahap dan mengamati output dari masing-masing flip-flop3. Merangkai pada trainer pencacah turun (down counter)4. Memasukkan pulsa clock secara bertahap dan mengamati outputnya5. Membangun rangkaian pencacah modulus 7 dan memasukkan hasilnya pada tabel kebenaran6. Merangkai up/down counter dengan menggunakan IC 74LS193

V. GAMBAR RANGKAIAN

VI. HASIL PERCOBAAN

ClockQ3/AQ2/BQ1/CDesimal

10000

20011

30011

40113

51004

61105

71105

81105

VII. ANALISIS DAN PEMBAHASANPraktikum yang dilakukan diatas adalah asyncronous counter (pencacah tak serempak) atau ripple counter (pencacah kerut) 3-bit dengan menggunakan 3 buah J-K Flip-flop. Nilai maksimal keluaran desimalnya adalah 7 karena hanya 3 bit. Diasumsikan bahwa semua flip-flop pada mulanya direset sehingga menghasilkan keluaran-keluaran 0. Dengan demikian kondisi kesuluruhan adalah Q3 Q2 Q1 = 0 0 0 sebelum datang pulsa clock yang pertama.1. Ketika clock pertama tiba, flip-flop pertama berubah keadaan pada titik perpindahan menuju negatif dari pulsa tersebut. Maka, pada akhir daur masukan pertama kondisi keluaran adalah Q3 Q2 Q1 = 0 0 1. Keluaran A telah berpindah dari 0 ke 1, sehingga ini merupakan perubahan positif. Bila dicantumkan kemasukan clock flip-flop B perubahan positif ini tidak memberikan dampak karena masukan clock hanya memberikan tanggapan terhadap perubahan menuju negatif.2. Ketika pulsa clock kedua tiba, flip-flop A kembali berubah pada keadaan negatif. Dalam perubahannya A brpindah dari 1 ke 0, suatu perubahan negatif. Perubahan menuju negatif ini memicu flip-flop B, oleh karenannya B berubah dari 0 ke 1. Perubahan menuju positif pada B ini tidak memberikan dampak paa flip-flop C. Maka pada akhir clock kedua kondisi ketiga keluaran adalah Q3 Q2 Q1 = 0 1 0.3. Saat lonceng ketiga A berubah dari 0 ke 1. Perubahan menuju positif ini tidak memberikan dampak kebada flip-flop yang lainnya, sehingga kondisi keluarannya adalah Q3 Q2 Q1 = 0 1 1.4. Pada clock berikutnya, A berubah dari 1 ke 0. Hal ini juga menyebabkan B berubah dari 0 ke 1. Selanjutnya perubahan menuju negatif pada B mendorong C berubah dari 0 ke 1. Kondisi kesuluruhan dari ketiga flip-flop adalah Q3 Q2 Q1 = 1 0 0. 5. Demikian seterusnya sampai pulsa clock berakhir.

VIII. KESIMPULANBerdasarkan praktikum yang telah dilakukan dapat saya simpulkan salah satu implementasi dari J-K Flip-flop adalah counter atau pencacah yang digunakan pada sistem digital. Praktikum yang dilakukan diatas adalah asyncronous counter (pencacah tak serempak) atau ripple counter (pencacah kerut) 3-bit dengan menggunakan 3 buah J-K Flip-flop. Nilai maksimal keluaran desimalnya adalah 7 karena hanya 3 bit. Pada Ripple Counter, output dari Flip-Flop pada bit dengan level yang lebih rendah menjadi input dari Fip-Flop pada bit berlevel lebih tinggi (keluaran suatu flip-flop memicu flip-flop lainnya). Dengan kata lain, input clock dari masing-masing Flip-Flop berasal dari output Flip-flop yang lain. counter yang mendrive oleh sebuah lonceng (clock) dapat digunakan untuk mencacah banyaknya daur clock. Karena pulsa clock terjadi pada selang waktu yang diketahui, pencacah dapat digunakan sebagai suatu instrumen untuk mengukur waktu. Flip-flop dapat digunakan untuk membangun pencacah elektronik, yaitu suatu unit yang mencacah banyaknya masukan.

PERCOBAAN XFULL ADDER dan SUBTRACTOR

I. TUJUAN1. Menjelaskan prinsip kerja rangkaian penjumlah2. Menjelaskan prinsip kerja rangkaian pengurang3. Menjelaskan prinsip kerja rangkaian penjumlah dan pengurang

II. TEORI SINGKATMembentuk rangkaian half adder dengan dua masukan membutuhkan gerbang OR eksklusif yang merupakan penjumlah dan gerbang AND merupakan bawaan (carry). Begitu juga engan rangkaian half subtractor (pengurangan) yang ditambahan gerbang NOT. Terdapat berbagai cara untuk membangun rangkaian dasar penjumlah atau pengurang. Hal yang perlu diingat adalah bahwa rangkaian dasar penjumlah atau pengurang melaksanakan operasinya dengan dua angka biner.Dalam penambahan dua bilangan biner, mungkin terdapat dua bawaan dari satu kolom ke kolom berikutnya. Untuk itu diperlukan rangkaian dengan penjumlah full (full adder). Dalam persamaan boole untuk penjumlahan dapat ditulis :Sum= A.B+A.B dan carry= A.BSedangkan untuk pengurangannya :Berikut rangkaian penjumlahan dari half adder dan full adder:

III. ALAT DAN BAHAN1. Trainer digital2. IC 7404 (NOT gate)3. IC 7432 (OR gate)4. IC 7408 (AND gate)5. IC 7486 (XOR gate)6. Multimeter7. Jumper

IV. LANGKAH KERJA1. Menyiapkan alat dan bahan2. Membuat rangkaian penuh untuk adder dan subtractor3. Mencatat hasil percobaan dari hasil variasi input sesuai dengan tabel dibwah ini :InOut

CinBACout

000

001

010

011

100

101

110

111

V. GAMBAR RANGKAIANA. Full Adder

B. Full Subrtactor

VI. HASIL PERCOBAANA. Full AdderInOut

CinBACout

00000

00110

01010

01101

10010

10101

11001

11111

B. Full SubtractorInOut

CinBACout

00000

00110

01011

01100

10011

10100

11001

11111

VII. ANALISIS DAN PEMBAHASANA. Full AdderKetika dua masukan menghasilkan nilai =1 pada half adder atau paruh dari full adder pertama, hasilnya akan kembali dijumlahkan dengan carry yang ada. Jika carry bernilai 1 maka ia akan menghasilkan keluaran akhir bernilai 0, namun menghasilkan carry out yang bernilai 1, dan jika carry in bernilai 0 maka ia akan menghasilkan keluaran akhir 1 dengan carry out bernilai 0.Lain halnya ketika kedua masukan pada paruh full adder pertama menghasilkan nilai 0 karena inputnya sama-sama 1, maka carry out untuk paruh pertama half adder adalah 1, penjumlahan paruh pertama yang menghasilkan 0 akan kembali dijumlahkan dengan carry in yang ada, yang jika bernilai satu maka hasil penjumlahannya adalah 1 dan memiliki carry out satu dari penjumlahan input pertama.Untuk menghitung carry out pada full adder digunakan sebuah gerbang OR yang menghubungkan penghitung carry out dari half adder pertama dan kedua. Maksudnya bahwa entah paruh pertama atau kedua yang menghasilkan carry out maka akan dianggap sebagai carry out, dan dianggap 1 meski kedua gerbang AND yang digunakan untuk menghitung carry out sama-sama bernilai 1.

B. Full SubtractorMerupakan kebalikan dari full adder (pengurangan). Pada gambar rangkaian full subtractor dibuat dengan menggunakan rangkaian full adder yang menegasikan (dengan gerbang NOT) input kedua pada setiap gerbang AND ( input B dan output gerbang XOR). Berikut prinsip dari full subtractor :

A = 0B = 1A = 1B = 1A = 0B = 1A = 0B = 00 10 00 11 0BorrowBorrowBorrowBorrowSumSumSumSum

VIII. KESIMPULANFull Adder dapat digunakan untuk menjumlahkan bilangan-bilangan biner yang lebih dari 1bit. Penjumlahan bilangan-bilangan biner sama halnya dengan penjumlahan bilangan decimal dimana hasil penjumlahan tersebut terbagi menjadi 2 bagian, yaitu Summary (SUM) dan Carry, apabila hasil penjumlahan pada suatu tingkat atau kolom melebihi nilai maksimumnya maka output Carry akan berada pada keadaan logika 1. Sedangkan Full Subtractor digunakan untuk melakukan operasi pengurangan bilangan-bilangan biner yang lebih dari 1 bit.