3. katar dan daftar isi (ok)aa

Kementerian Pendidikan dan Kebudayaan Politeknik Negeri Malang

KATA PENGANTARKATA PENGANTAR

Segala puji dan syukur penulis panjatkan kepada Allah SWT, Tuhan Yang

Maha Esa, atas berkat dan limpahan rahmatNya, maka penulis bisa menyelesaikan

Modul Ajar Teknik Digital DasarTeknik Digital Dasar.

Modul Ajar Praktikum Antena dan Propagasi ini disusun sebagai pedoman

dalam pelaksanaan perkuliahan Teknik Digital DasarTeknik Digital Dasar dan sebagai buku acuan

bagi mahawiswa dalam memahami mata kuliah “Teknik Digital DasarTeknik Digital Dasar” Program

Studi Jaringan Telekomunkasi Digital Politeknik Negeri Malang. Harapan yang

ingin dicapai dari penyusunan modul ajar dalam matakuliah Teknik Digital DasarTeknik Digital Dasar

ini adalah memperluas wawasan mahasiswa, terutama materi tentang sistem

digital guna mendukung perkuliahan selanjutnya.

Secara garis besar modul ajar berisi tentang materi Teknik Digital DasarTeknik Digital Dasar.

Tujuan utama modul ajar ini adalah untuk memperkenalkan prinsip-prinsip dasar

teori dan sistem digital.

Untuk memahami materi ini, bahwa siswa dianggap memiliki pengetahuan

tentang matematika teknik dan teori elektronika dasar.

Penulis menyadari sepenuhnya bahwa modul ajar dalam matakuliah ini

masih jauh dari kesempurnaan disebabkan oleh kurangnya pengetahuan penulis.

Oleh karena itu segala saran dan kritik perbaikan akan penulis terima dengan

tangan terbuka. Kritik dan saran tersebut sangat berguna demi sempurnanya

pelaksanaan pembelajaran pada matakuliah serupa di masa mendatang.

Malang, Nopember 2013

Penyusun

TETEKNIKKNIK D DIIGGITAL DASARITAL DASAR i


DAFTAR ISIDAFTAR ISI

KATA PENGANTARKATA PENGANTAR i

DAFTAR ISIDAFTAR ISI ii

DAFTAR GAMBARDAFTAR GAMBAR v

DAFTAR TABELDAFTAR TABEL x

BAB IBAB I KONSEP DASARKONSEP DASAR

1.1 Pernyataan Analog dan Digital1.1 Pernyataan Analog dan Digital 1

1.2 Sistem Analog dan Digital1.2 Sistem Analog dan Digital 2

1.3 Sistem Bilangan Digital1.3 Sistem Bilangan Digital 3

1.3.1 Sistem Bilangan Desimal 1.3.1 Sistem Bilangan Desimal 4

1.3.2 Sistem Bilangan Biner 1.3.2 Sistem Bilangan Biner 41.3.2.1 Konversi Bilangan Desimal ke Biner1.3.2.1 Konversi Bilangan Desimal ke Biner 5

1.3.3 Sistem Bilangan Oktal 1.3.3 Sistem Bilangan Oktal 61.3.3.1 Konversi Bilangan Desimal ke Oktal1.3.3.1 Konversi Bilangan Desimal ke Oktal 71.3.3.2 Konversi Bilangan Oktal ke Biner1.3.3.2 Konversi Bilangan Oktal ke Biner 7

1.3.4 Sistem Bilangan Heksadesimal 1.3.4 Sistem Bilangan Heksadesimal 81.3.4.1 Konversi Bilangan Desimal ke Heksadesimal1.3.4.1 Konversi Bilangan Desimal ke Heksadesimal 81.3.4.2 Konversi Bilangan Heksadesimal ke Biner1.3.4.2 Konversi Bilangan Heksadesimal ke Biner 9

1.4 Aritmatika Bilangan Biner1.4 Aritmatika Bilangan Biner 9 1.4.1 Penjumlahan Bilangan Biner 1.4.1 Penjumlahan Bilangan Biner 10 1.4.2 Pengurangan Bilangan Biner 1.4.2 Pengurangan Bilangan Biner 10 1.4.3 Perkalian Bilangan Biner 1.4.3 Perkalian Bilangan Biner 12 1.4.4 Pembagian Bilangan Biner 1.4.4 Pembagian Bilangan Biner 121.5 Permasalahan1.5 Permasalahan 13

BAB IIBAB II ALJABAR BOOLEAN DAN RANGKAIAN LOGIKAALJABAR BOOLEAN DAN RANGKAIAN LOGIKA

2.1 Aljabar Boolean2.1 Aljabar Boolean 15

2.2 Operasi Logika Boolean2.2 Operasi Logika Boolean 15

2.3 Implementasi Rangkaian dari Ekspresi Boolean2.3 Implementasi Rangkaian dari Ekspresi Boolean 192.4 Teorema-teorema Boolean 202.5 Ke-Universal-an Gate NOR dan NAND 21

2.6 Representasi Logika Ekivalen 23

2.7 Rangkaian Logika dengan Keluaran Banyak 24

2.8 Permasalahan 25

TE TEKNIKKNIK D DIIGGITAL DASARITAL DASAR xi


BAB IIIBAB III DESAIN RANGKAIAN LOGIKADESAIN RANGKAIAN LOGIKA

TETEKNIKKNIK D DIIGGITAL DASARITAL DASAR iii


3.1 3.1 Ekspresi Hasil Penjumlahan dari Hasil Perkalian (Sum of Product/SOP) dan Hasil Perkalian dari Hasil Penjumlahan (Product of Sum/POS) 27

3.1.1 Ekspresi Hasil Penjumlahan dari Hasil Perkalian (Sum of Product/SOP) 27

3.1.2 Ekspresi Hasil Perkalian dari Hasil Penjumlahan (Product of Sum /POS) 27

3.2 Penurunan Ekspresi dari Tabel Kebenaran Untuk Solusi 3.2 Penurunan Ekspresi dari Tabel Kebenaran Untuk Solusi SOPSOP 28

3.3 Penurunan Ekspresi dari Tabel Kebenaran Untuk Solusi 3.3 Penurunan Ekspresi dari Tabel Kebenaran Untuk Solusi POSPOS 30

3.4 Peta Karnaugh (Karnaugh Map / K’-Map)3.4 Peta Karnaugh (Karnaugh Map / K’-Map) 31

3.5 Kondisi Diabaikan (3.5 Kondisi Diabaikan (Don’t Care CondotionDon’t Care Condotion)) 39

3.6 Permasalahan3.6 Permasalahan 40

BAB IVBAB IV RANGKAIAN TERPADU DIGITALRANGKAIAN TERPADU DIGITAL

4.1 Transistor-transistor Logik (TTL)4.1 Transistor-transistor Logik (TTL) 48

4.1.1 Operasi Rangkaian 4.1.1 Operasi Rangkaian 48

4.1.2 Karakteristik IC TTL 4.1.2 Karakteristik IC TTL 49

4.1.2.1 Parameter Tegangan dan Arus 4.1.2.1 Parameter Tegangan dan Arus 49

4.1.2.2 Level Tegangan 4.1.2.2 Level Tegangan 50

4.1.2.3 Waktu Transisi ( 4.1.2.3 Waktu Transisi (Transition TimeTransition Time)) 50

4.1.2.4 Waktu Penundaan Permbatan 4.1.2.4 Waktu Penundaan Permbatan 51

4.1.2.5 Kebutuhan Daya 4.1.2.5 Kebutuhan Daya 52

4.1.2.6 Kekebalan Derau ( 4.1.2.6 Kekebalan Derau (Noise ImmunityNoise Immunity)) 52

4.1.2.7 Fan-out dan Fan-in 4.1.2.7 Fan-out dan Fan-in 53

4.1.3 Seri IC TTL yang Lain 4.1.3 Seri IC TTL yang Lain 54

4.1.4 Aturan Pembebanan TTL 4.1.4 Aturan Pembebanan TTL 57

4.1.4.1 Satuan Beban ( 4.1.4.1 Satuan Beban (Unit LoadUnit Load)) 58 4.1.2.2 Faktor Pembebanan Masukan-masukan 4.1.2.2 Faktor Pembebanan Masukan-masukan

yang Dijadikan Satuyang Dijadikan Satu 60 4.1.5 Sifat-sifat IC TTL yang Lain 4.1.5 Sifat-sifat IC TTL yang Lain 61 4.1.5.1 Masukan-masukan yang Tak 4.1.5.1 Masukan-masukan yang Tak

DisambungkanDisambungkan 61 4.1.5.2 Membias Masukan TTL ke 0 4.1.5.2 Membias Masukan TTL ke 0 62

4.1.5.3 Waktu Transisi dari Masukan TTL 4.1.5.3 Waktu Transisi dari Masukan TTL 62

4.1.5.4 Denyutan Arus 4.1.5.4 Denyutan Arus 63

4.1.5.5 Dioda Proteksi 4.1.5.5 Dioda Proteksi 63

4.1.6 TTL Keluaran Kolektor Terbuka 4.1.6 TTL Keluaran Kolektor Terbuka 64

4.1.7 TTL Tri-State (TSL) 4.1.7 TTL Tri-State (TSL) 66

4.2 Transistor 4.2 Transistor Metal Oxide SemiconduktorMetal Oxide Semiconduktor (MOS) (MOS) 67

TETEKNIKKNIK D DIIGGITAL DASARITAL DASAR iv


4.2.1 Operasi Rangkaian CMOS 4.2.1 Operasi Rangkaian CMOS 69

4.2.2 Karakteristik CMOS 4.2.2 Karakteristik CMOS 69

4.2.2.1 Disipasi Daya 4.2.2.1 Disipasi Daya 70

4.2.2.2 Level Tegangan 4.2.2.2 Level Tegangan 70

4.2.2.3 Kecepatan Penyambungan 4.2.2.3 Kecepatan Penyambungan 70

4.2.2.4 Fan-out 4.2.2.4 Fan-out 70

4.2.2.5 Kekebalan Derau 4.2.2.5 Kekebalan Derau 72

4.2.2.6 Masukan-masukan yang Tak Terpakai 4.2.2.6 Masukan-masukan yang Tak Terpakai 72

4.2.3 Antarmuka CMOS dengan TTL 4.2.3 Antarmuka CMOS dengan TTL 72

4.2.3.1 CMOS Mengendalikan TTL 4.2.3.1 CMOS Mengendalikan TTL 72

4.2.3.2 TTL Mengendalikan CMOS 4.2.3.2 TTL Mengendalikan CMOS 72

4.2.4 Gate Transmisi (Saklar Dua Arah) CMOS 4.2.4 Gate Transmisi (Saklar Dua Arah) CMOS 72


BAB VBAB V RANGKAIAN LOGIKA PENGOLAH DATARANGKAIAN LOGIKA PENGOLAH DATA

5.1 Pendahuluan5.1 Pendahuluan 78

5.2 Encoder 5.2 Encoder ((Pengkode)Pengkode) 78

5.3 Decoder (Pengembali Kode)5.3 Decoder (Pengembali Kode) 83

5.4 Multiplekser (Selektor Data)5.4 Multiplekser (Selektor Data) 88

5.5 Demultiplekser (Distributor Data)5.5 Demultiplekser (Distributor Data) 92


BAB VIBAB VI RANGKAIAN LOGIKA ARITMATIKARANGKAIAN LOGIKA ARITMATIKA


6.2 Penjumlah Paruh 6.2 Penjumlah Paruh ((Half AdderHalf Adder)) 102

6.3 Penjumlah Penuh (6.3 Penjumlah Penuh (Full AdderFull Adder)) 103

6.4 Penjumlahan Sistem Komplemen Ke-26.4 Penjumlahan Sistem Komplemen Ke-2 106

6.5 Penjumlahan Serial6.5 Penjumlahan Serial 107

6.6 Penjumlahan BCD (6.6 Penjumlahan BCD (Binary Coded DecimalBinary Coded Decimal)) 109

6.7 Perkalian Bilangan Biner6.7 Perkalian Bilangan Biner 112


BAB VIIBAB VII FLIP – FLOPFLIP – FLOP


7.2 Pengertian Flip – Flop7.2 Pengertian Flip – Flop 118

7.3 Rangkaian Dasar Flip – Flop7.3 Rangkaian Dasar Flip – Flop 118

7.3.1 Flip – Flop RS dengan Clock 7.3.1 Flip – Flop RS dengan Clock 119

7.3.2 Flip – Flop D dengan Clock 7.3.2 Flip – Flop D dengan Clock 119

7.3.3 Flip – Flop JK dengan Clock 7.3.3 Flip – Flop JK dengan Clock 120

TETEKNIKKNIK D DIIGGITAL DASARITAL DASAR v


7.3.4 Flip – Flop T dengan Clock 7.3.4 Flip – Flop T dengan Clock 121

7.4 Tabel Eksitasi Flip – Flop7.4 Tabel Eksitasi Flip – Flop 121

7.5 Prosedur Desain7.5 Prosedur Desain 121


BAB VIIIBAB VIII PENCACAH (PENCACAH (COUNTERCOUNTER))


8.2 Pencacah Tak Serempak 8.2 Pencacah Tak Serempak ((AsynchronousAsynchronous) / Serial) / Serial 126

8.2.1 Pencacah dengan Jumlah Modulus < 2 8.2.1 Pencacah dengan Jumlah Modulus < 2NN 129

8.3 Penundaan Perambatan (8.3 Penundaan Perambatan (Propagation DelayPropagation Delay)) 131

8.4 IC Pencacah Ripple8.4 IC Pencacah Ripple 132

8.5 Pencacah Serempak (8.5 Pencacah Serempak (SynchronousSynchronous) / Paralel) / Paralel 133

8.6 Penundaan Perambatan (8.6 Penundaan Perambatan (Propagation DelayPropagation Delay)) 135

8.7 IC Pencacah Serempak (8.7 IC Pencacah Serempak (SynchronousSynchronous) / Paralel) / Paralel 136


BAB IXBAB IX REGISTERREGISTER


9.2 Register SISO 9.2 Register SISO ((Serial Input – Serial OutputSerial Input – Serial Output) /) / Geser Geser 141

9.3 Register SIPO 9.3 Register SIPO ((Serial Input – Paralel OutputSerial Input – Paralel Output)) 144

9.4 Register PISO 9.4 Register PISO ((Paralel Input – Serial OutputParalel Input – Serial Output)) 147

9.5 9.5 Register PIPO Register PIPO ((Paralel Input – Paralel OutputParalel Input – Paralel Output)) 150

9.6 9.6 Register Dua Arah Register Dua Arah ((BidirectionalBidirectional)) dan Universal dan Universal 153

9.7 Register Dinamis9.7 Register Dinamis 155

9.8 Aplikasi Register9.8 Aplikasi Register 156

9.8.1 Penunda Waktu 9.8.1 Penunda Waktu 156

9.8.2 Konversi Data Serial – Paralel 9.8.2 Konversi Data Serial – Paralel 156

9.8.3 Pencacah Lingkaran ( 9.8.3 Pencacah Lingkaran (Ring CounterRing Counter)) 157

9.8.4 Pencacah Johnson ( 9.8.4 Pencacah Johnson (Johnson CounterJohnson Counter)) 159


BAB XBAB X MEMORYMEMORY


10.2 Memory Semikonduktor10.2 Memory Semikonduktor 164

10.2.1 10.2.1 Random Access MemoryRandom Access Memory (RAM) (RAM) 165

10.2.2 IC RAM 7489 10.2.2 IC RAM 7489 166

10.2.3 10.2.3 Read Only MemoryRead Only Memory (ROM) (ROM) 167

10.2.3.1 10.2.3.1 ProgrammableProgrammable ROM ROM 167

10.2.3.1 10.2.3.1 Erasable ProgrammableErasable Programmable ROM/EPROM ROM/EPROM 168

TETEKNIKKNIK D DIIGGITAL DASARITAL DASAR vi


10.3 Organisasi Memory10.3 Organisasi Memory 168

10.3.1 Pengalamatan ( 10.3.1 Pengalamatan (AddressingAddressing)) 168

10.4 Penggabungan Keping Memory10.4 Penggabungan Keping Memory 170

10.4.1 Pengembangan Ukuran Word Memory 10.4.1 Pengembangan Ukuran Word Memory 170

10.4.2 Pengembangan Kapasitas Memory 10.4.2 Pengembangan Kapasitas Memory 171

10.5 10.5 PermasalahanPermasalahan 172

BAB XIBAB XI RANGKAIAN PENGKONVERSI SINYALRANGKAIAN PENGKONVERSI SINYAL

11.1 Pendahuluan11.1 Pendahuluan 17411.2 Konverter Digital Ke Analog (11.2 Konverter Digital Ke Analog (Digital to Analog Digital to Analog

ConverterConverter)) 174 11.2.1 DAC Menggunakan Jaringan Tangga Resistor 11.2.1 DAC Menggunakan Jaringan Tangga Resistor 176 11.2.2 DAC Menggunakan Operational Amplifier (Op. 11.2.2 DAC Menggunakan Operational Amplifier (Op.

Amp.)Amp.) 17911.3 IC DAC11.3 IC DAC 18011.4 Konverter Analog ke Digital (11.4 Konverter Analog ke Digital (Analog to Digital Analog to Digital

ConverterConverter)) 180 11.4.1 ADC Ramp Digital 11.4.1 ADC Ramp Digital 182 11.4.2 ADC Pendekatan Terus Menerus ( 11.4.2 ADC Pendekatan Terus Menerus (Successive Successive

ApproximationApproximation)) 183 11.4.3 ADC Flash 11.4.3 ADC Flash 184 11.4.4 IC ADC 11.4.4 IC ADC 18411.5 Permasalahan11.5 Permasalahan 186

DAFTAR PUSTAKADAFTAR PUSTAKA

TETEKNIKKNIK D DIIGGITAL DASARITAL DASAR vii


DAFTAR GAMBARDAFTAR GAMBAR

Gambar 1.1Gambar 1.1 Diagram Pengendalian Proses Sistem HybridDiagram Pengendalian Proses Sistem Hybrid 3

Gambar 1.2Gambar 1.2 Nilai Posisi Desimal Sebagai Pangkat dari 10Nilai Posisi Desimal Sebagai Pangkat dari 10 4



Gambar 2.1Gambar 2.1 Simbol Gate OR 2 – MasukanSimbol Gate OR 2 – Masukan 16

Gambar 2.2Gambar 2.2 Simbol Gate AND 2 – MasukanSimbol Gate AND 2 – Masukan 16Gambar 2.3Gambar 2.3 Simbol Gate NOTSimbol Gate NOT 17Gambar 2.4Gambar 2.4 Simbol Gate NOR 2 – MasukanSimbol Gate NOR 2 – Masukan 17Gambar 2.5Gambar 2.5 Simbol Gate NAND 2 – MasukanSimbol Gate NAND 2 – Masukan 18Gambar 2.6Gambar 2.6 Simbol Gate XOR 2 – MasukanSimbol Gate XOR 2 – Masukan 18Gambar 2.7Gambar 2.7 Simbol Gate XNOR 2 – MasukanSimbol Gate XNOR 2 – Masukan 19Gambar 2.8Gambar 2.8 Latihan 2.1Latihan 2.1 19Gambar 2.9Gambar 2.9 Latihan 2.2Latihan 2.2 20Gambar 2.10Gambar 2.10 Ke-universal-an Gate NOR dan NANDKe-universal-an Gate NOR dan NAND 22Gambar 2.11Gambar 2.11 Representasi Operasi Gate NAND EkivalenRepresentasi Operasi Gate NAND Ekivalen 23Gambar 2.12Gambar 2.12 Representasi Ekivalen Untuk Tiap Gate DasarRepresentasi Ekivalen Untuk Tiap Gate Dasar 24Gambar 2.13Gambar 2.13 Rangkaian Logika Contoh 2.3Rangkaian Logika Contoh 2.3 24Gambar 2.14Gambar 2.14 Rangkaian Logika Permasalahan 2.7.3Rangkaian Logika Permasalahan 2.7.3 26Gambar 3.1Gambar 3.1 Rangkaian Logika Bentuk SOP Untuk Contoh 3.1Rangkaian Logika Bentuk SOP Untuk Contoh 3.1 28Gambar 3.2Gambar 3.2 Rangkaian Logika Bentuk SOP Untuk Contoh 3.2Rangkaian Logika Bentuk SOP Untuk Contoh 3.2 29Gambar 3.3Gambar 3.3 Rangkaian Logika Bentuk POS Untuk Contoh 3.3Rangkaian Logika Bentuk POS Untuk Contoh 3.3 31Gambar 3.4Gambar 3.4 Contoh Peta Karnaugh (K’Map)Contoh Peta Karnaugh (K’Map) 34Gambar 3.5Gambar 3.5 Contoh-contoh Looping 2,4 dan 8 KotakContoh-contoh Looping 2,4 dan 8 Kotak 37Gambar 3.6Gambar 3.6 Contoh-contoh Penyederhanaan Peta KarnaughContoh-contoh Penyederhanaan Peta Karnaugh 38Gambar 3.7Gambar 3.7 Permasalahan 3.6.4Permasalahan 3.6.4 42Gambar 4.1Gambar 4.1 Macam-macam Kemasan ICMacam-macam Kemasan IC 44Gambar 4.2Gambar 4.2 Contoh IC Jenis RTLContoh IC Jenis RTL 44Gambar 4.3Gambar 4.3 Contoh IC Jenis DTLContoh IC Jenis DTL 45Gambar 4.4Gambar 4.4 Contoh IC Jenis TTLContoh IC Jenis TTL 45Gambar 4.5Gambar 4.5 Contoh IC Jenis ECLContoh IC Jenis ECL 46Gambar 4.6Gambar 4.6 Contoh IC Jenis IILContoh IC Jenis IIL 46Gambar 4.7Gambar 4.7 IC Jenis MOSFETIC Jenis MOSFET 47Gambar 4.8Gambar 4.8 Rangkaian Dasar Sebuah Gate NAND IC TTLRangkaian Dasar Sebuah Gate NAND IC TTL 48Gambar 4.9Gambar 4.9 Persyaratan Level Tegangan Masukan dan Keluaran TTLPersyaratan Level Tegangan Masukan dan Keluaran TTL 50Gambar 4.10Gambar 4.10 Satu Pulsa DigitalSatu Pulsa Digital 51Gambar 4.11Gambar 4.11 Penundaan PerambatanPenundaan Perambatan 51Gambar 4.12Gambar 4.12 Noise MarginNoise Margin 53Gambar 4.13Gambar 4.13 Grafik Kekebalan Derau ACGrafik Kekebalan Derau AC 53Gambar 4.14Gambar 4.14 Contoh IC Jenis TTL Daya Rendah 74L00Contoh IC Jenis TTL Daya Rendah 74L00 54

TETEKNIKKNIK D DIIGGITAL DASARITAL DASAR v


Gambar 4.15Gambar 4.15 Contoh IC Jenis TTL Kecepatan Tinggi 74H00Contoh IC Jenis TTL Kecepatan Tinggi 74H00 55Gambar 4.16Gambar 4.16 Contoh IC Jenis TTL Schottky 74S00Contoh IC Jenis TTL Schottky 74S00 55Gambar 4.17Gambar 4.17 Contoh IC Jenis TTL Schottky Daya Rendah 74LS00Contoh IC Jenis TTL Schottky Daya Rendah 74LS00 56Gambar 4.18Gambar 4.18 Contoh IC TTL Schottky Daya Rendah Lanjut 74AS00Contoh IC TTL Schottky Daya Rendah Lanjut 74AS00 56Gambar 4.19Gambar 4.19 Kemampuan Mengendalikan Keluaran IC TTLKemampuan Mengendalikan Keluaran IC TTL 58Gambar 4.20Gambar 4.20 Pembebanan Keluaran Gate 1 Untuk Latihan 4.4Pembebanan Keluaran Gate 1 Untuk Latihan 4.4 61Gambar 4.21Gambar 4.21 Tiga Cara Penanganan Masukan yang Tidak DigunakanTiga Cara Penanganan Masukan yang Tidak Digunakan

Pada Gate NANDPada Gate NAND 61Gambar 4.22Gambar 4.22 Pembiasan Masukan TTL ke 0Pembiasan Masukan TTL ke 0 62Gambar 4.23Gambar 4.23 Schmitt TriggerSchmitt Trigger 62Gambar 4.24Gambar 4.24 Denyutan Arus pada TTL Keluaran TotempoleDenyutan Arus pada TTL Keluaran Totempole 63Gambar 4.25Gambar 4.25 Dioda Proteksi pada Masukan TTLDioda Proteksi pada Masukan TTL 63Gambar 4.26Gambar 4.26 TTL Keluaran Kolektor Terbuka (TTL Keluaran Kolektor Terbuka (Output Open CollectorOutput Open Collector)) 64Gambar 4.27Gambar 4.27 Operasi Wired-AND TTL Keluaran Kolektor TerbukaOperasi Wired-AND TTL Keluaran Kolektor Terbuka 65Gambar 4.28Gambar 4.28 Wired-AND Enam Keluaran Kolektor Terbuka IC 7405Wired-AND Enam Keluaran Kolektor Terbuka IC 7405 66Gambar 4.29Gambar 4.29 Gate NAND Tri – StateGate NAND Tri – State 66Gambar 4.30Gambar 4.30 Keadaan Penyambungan MOSFET Enhancement Kanal PKeadaan Penyambungan MOSFET Enhancement Kanal P 67Gambar 4.31Gambar 4.31 Keadaan Penyambungan MOSFET Enhancement KanalNKeadaan Penyambungan MOSFET Enhancement KanalN 68Gambar 4.32Gambar 4.32 Gate Inverter, NAND dan NOR CMOSGate Inverter, NAND dan NOR CMOS 68Gambar 4.33Gambar 4.33 Contoh Keluaran Gate CMOS Mengendalikan MasukanContoh Keluaran Gate CMOS Mengendalikan Masukan

Gate TTLGate TTL 71Gambar 4.34Gambar 4.34 Resistor RResistor RPP di Keluaran TTL yang Mengendalikan di Keluaran TTL yang Mengendalikan

Masukan CMOSMasukan CMOS 72Gambar 4.35Gambar 4.35 Gate Transmisi (Saklar Dua Arah) CMOSGate Transmisi (Saklar Dua Arah) CMOS 73Gambar 4.36Gambar 4.36 Persoalan 4.4.4Persoalan 4.4.4 74Gambar 4.37Gambar 4.37 Persoalan 4.4.9Persoalan 4.4.9 75Gambar 4.38Gambar 4.38 Persoalan 4.4.11Persoalan 4.4.11 75Gambar 4.39Gambar 4.39 Persoalan 4.4.12Persoalan 4.4.12 76Gambar 4.40Gambar 4.40 Persoalan 4.4.15Persoalan 4.4.15 76Gambar 4.41Gambar 4.41 Persoalan 4.4.16Persoalan 4.4.16 77Gambar 5.1Gambar 5.1 Diagram Umum EncoderDiagram Umum Encoder 79Gambar 5.2Gambar 5.2 Encoder Oktal Ke BinerEncoder Oktal Ke Biner 80Gambar 5.3Gambar 5.3 Encoder 74148Encoder 74148 81Gambar 5.4Gambar 5.4 Encoder Prioritas 74147Encoder Prioritas 74147 82Gambar 5.5Gambar 5.5 Diagram Umum DecoderDiagram Umum Decoder 83Gambar 5.6Gambar 5.6 Decoder Biner Ke OktalDecoder Biner Ke Oktal 84Gambar 5.7Gambar 5.7 Decoder 74138Decoder 74138 85Gambar 5.8Gambar 5.8 Peraga 7 SegmentPeraga 7 Segment 86Gambar 5.9Gambar 5.9 Decoder dari BCD ke 7 SegmentDecoder dari BCD ke 7 Segment 87Gambar 5.10Gambar 5.10 Simbol Umum MultiplekserSimbol Umum Multiplekser 89Gambar 5.11Gambar 5.11 Multiplekser 2 Masukan (bit)Multiplekser 2 Masukan (bit) 90Gambar 5.12Gambar 5.12 Multiplekser 2 Kanal – 3 BitMultiplekser 2 Kanal – 3 Bit 90Gambar 5.13Gambar 5.13 Multiplekser 8 Masukan 74151Multiplekser 8 Masukan 74151 91

TETEKNIKKNIK D DIIGGITAL DASARITAL DASAR vi


Gambar 5.14Gambar 5.14 Simbol Umum DemultiplekserSimbol Umum Demultiplekser 92Gambar 5.15Gambar 5.15 Demultiplekser 8 KeluaranDemultiplekser 8 Keluaran 93Gambar 5.16Gambar 5.16 Demultiplekser ClockDemultiplekser Clock 94Gambar 5.17Gambar 5.17 Sinkronisasi Sistem Transmisi DataSinkronisasi Sistem Transmisi Data 95Gambar 5.18Gambar 5.18 Aplikasi Encoder Pada Mesin PhotocopyAplikasi Encoder Pada Mesin Photocopy 99Gambar 5.19Gambar 5.19 Aplikasi Multiplekser Sebagai Generator FungsiAplikasi Multiplekser Sebagai Generator Fungsi 100Gambar 5.20Gambar 5.20 Implementasi Fungsi Logika Dengan MultiplekserImplementasi Fungsi Logika Dengan Multiplekser 100Gambar 5.21Gambar 5.21 Multiplekser 4 Keluaran dari Decoder 2 Len Ke 4 LenMultiplekser 4 Keluaran dari Decoder 2 Len Ke 4 Len 101Gambar 6.1Gambar 6.1 Penjumlah Paruh (Penjumlah Paruh (Half AdderHalf Adder)) 103Gambar 6.2Gambar 6.2 Penjumlah Penuh (Penjumlah Penuh (Full AdderFull Adder)) 104Gambar 6.3Gambar 6.3 Penjumlah Paralel 4 BitPenjumlah Paralel 4 Bit 104Gambar 6.4Gambar 6.4 IC Penjumlah Paralel 4 Bit 7483IC Penjumlah Paralel 4 Bit 7483 105Gambar 6.5Gambar 6.5 Penjumlah Komplemen Ke – 2Penjumlah Komplemen Ke – 2 107Gambar 6.6Gambar 6.6 Penjumlah SerialPenjumlah Serial 108Gambar 6.7Gambar 6.7 Penjumlah BCDPenjumlah BCD 111Gambar 6.8Gambar 6.8 Rangkaian Pengali Bilangan BinerRangkaian Pengali Bilangan Biner 114Gambar 6.9Gambar 6.9 Isi Register Pada Proses Perkalian 1011 dengan 1101Isi Register Pada Proses Perkalian 1011 dengan 1101 116Gambar 7.1Gambar 7.1 Rangkaian Dasar Flip-flop Dengan Gerbang NORRangkaian Dasar Flip-flop Dengan Gerbang NOR 118Gambar 7.2Gambar 7.2 Rangkaian Dasar Flip-flop dengan Gerbang NANDRangkaian Dasar Flip-flop dengan Gerbang NAND 119Gambar 7.3Gambar 7.3 Flip-flop RS dengan ClockFlip-flop RS dengan Clock 119Gambar 7.4Gambar 7.4 Flip-flop D dengan ClockFlip-flop D dengan Clock 120Gambar 7.5Gambar 7.5 Flip-flop JK dengan ClockFlip-flop JK dengan Clock 120Gambar 7.6Gambar 7.6 Flip-flop T dengan ClockFlip-flop T dengan Clock 121Gambar 7.7Gambar 7.7 Konvensi State DiagramKonvensi State Diagram 122Gambar 7.8Gambar 7.8 Diagram Keadaan Contoh 7.1Diagram Keadaan Contoh 7.1 122Gambar 7.9Gambar 7.9 Peta Karnaugh (K – Map) Contoh 7.1Peta Karnaugh (K – Map) Contoh 7.1 123Gambar 7.10Gambar 7.10 Rangkaian Sekuensial Contoh 7.1Rangkaian Sekuensial Contoh 7.1 123Gambar 7.11Gambar 7.11 Masukan FF – SR dari Gate NORMasukan FF – SR dari Gate NOR 124Gambar 7.12Gambar 7.12 Masukan FF – SR dari Gate NANDMasukan FF – SR dari Gate NAND 124Gambar 7.13Gambar 7.13 Masukan FF – SR dari Gate NOR dengan ClockMasukan FF – SR dari Gate NOR dengan Clock 124Gambar 7.14Gambar 7.14 Masukan FF – D dengan ClockMasukan FF – D dengan Clock 125Gambar 7.15Gambar 7.15 Masukan FF – JK dengan ClockMasukan FF – JK dengan Clock 125Gambar 8.1Gambar 8.1 Pencacah Naik Asinkron 3 – Bit Dari FF – JKPencacah Naik Asinkron 3 – Bit Dari FF – JK 127Gambar 8.2Gambar 8.2 Pencacah Turun Asinkron 3 – Bit Dari FF – JKPencacah Turun Asinkron 3 – Bit Dari FF – JK 128Gambar 8.3Gambar 8.3 Urutan Hitungan Pencacah Naik Ripple Mod – 6 Urutan Hitungan Pencacah Naik Ripple Mod – 6 129Gambar 8.4Gambar 8.4 Pencacah Naik Asinkron Mod – 6Pencacah Naik Asinkron Mod – 6 130Gambar 8.5Gambar 8.5 Urutan Hitungan Pencacah Naik Ripple Mod – 6 BerhentiUrutan Hitungan Pencacah Naik Ripple Mod – 6 Berhenti

Sendiri (Sendiri (Self StoppingSelf Stopping)) 130Gambar 8.6Gambar 8.6 Pencacah Naik Ripple Mod – 6 Berhenti SendiriPencacah Naik Ripple Mod – 6 Berhenti Sendiri 130Gambar 8.7Gambar 8.7 Penundaan Perambatan Pencacah Naik Ripple 3 – BitPenundaan Perambatan Pencacah Naik Ripple 3 – Bit 131Gambar 8.8Gambar 8.8 Diagram Logika IC Pencacah Ripple 7493Diagram Logika IC Pencacah Ripple 7493 133Gambar 8.9Gambar 8.9 Pencacah Naik Sinkron 3 – Bit dari FF – JKPencacah Naik Sinkron 3 – Bit dari FF – JK 135Gambar 8.10Gambar 8.10 IC Pencacah Paralel 4 – Bit Naik / Turun 74193IC Pencacah Paralel 4 – Bit Naik / Turun 74193 137

TETEKNIKKNIK D DIIGGITAL DASARITAL DASAR vii


Gambar 8.11Gambar 8.11 Untuk Soal 8.7.8Untuk Soal 8.7.8 139Gambar 8.12Gambar 8.12 Untuk Soal 8.7.9Untuk Soal 8.7.9 139Gambar 8.13Gambar 8.13 Untuk Soal 8.7.16Untuk Soal 8.7.16 140Gambar 9.1Gambar 9.1 Register SISO (Register SISO (Serial Input - Serial OutputSerial Input - Serial Output)/Geser ()/Geser (ShiftShift)) 142Gambar 9.2Gambar 9.2 Register SISO 8 – Bit 7491Register SISO 8 – Bit 7491 143Gambar 9.3Gambar 9.3 Register SIPO (Register SIPO (Serial Input - Parelel OutputSerial Input - Parelel Output)) 145Gambar 9.4Gambar 9.4 Register SIPO 8 – Bit 74164Register SIPO 8 – Bit 74164 146Gambar 9.5Gambar 9.5 Register PISO (Register PISO (Paralel Input - Serial OutputParalel Input - Serial Output)) 147Gambar 9.6Gambar 9.6 Register PISO 8 – Bit 74165Register PISO 8 – Bit 74165 149Gambar 9.7Gambar 9.7 Register PIPO (Register PIPO (Paralel Input - Paralel OutputParalel Input - Paralel Output)) 150Gambar 9.8Gambar 9.8 Register PIPO 4 – Bit 74195Register PIPO 4 – Bit 74195 152Gambar 9.9Gambar 9.9 Register Universal 4 – Bit 74194Register Universal 4 – Bit 74194 154Gambar 9.10Gambar 9.10 Register Geser NMOS Dinamis 2401Register Geser NMOS Dinamis 2401 155Gambar 9.11Gambar 9.11 Contoh Dua 74164 Untuk Penundaan 4 µdetik dan 14Contoh Dua 74164 Untuk Penundaan 4 µdetik dan 14

µdetikµdetik 156Gambar 9.12Gambar 9.12 Antarmuka Sistem Mikroprosesor dengan PeripheralAntarmuka Sistem Mikroprosesor dengan Peripheral

UARTUART 157Gambar 9.13Gambar 9.13 Pencacah Lingkaran (Pencacah Lingkaran (Ring CounterRing Counter) 4 – Bit) 4 – Bit 158Gambar 9.14Gambar 9.14 Ring Counter 4 – BitRing Counter 4 – Bit 159Gambar 9.15Gambar 9.15 Pencacah Johnson (Pencacah Johnson (Johnson CounterJohnson Counter) 4 – Bit) 4 – Bit 160Gambar 9.16Gambar 9.16 Soal 9.9.3Soal 9.9.3 161Gambar 9.17Gambar 9.17 Soal 9.9.10Soal 9.9.10 162Gambar 10.1Gambar 10.1 Dua Kategori Memory : RAM dan ROMDua Kategori Memory : RAM dan ROM 165Gambar 10.2Gambar 10.2 Diagram Rangkaian RAMDiagram Rangkaian RAM 166Gambar 10.3Gambar 10.3 Diagram IC Memory RAM 7489Diagram IC Memory RAM 7489 167Gambar 10.4Gambar 10.4 Diagram Rangkaian ROMDiagram Rangkaian ROM 167Gambar 10.5Gambar 10.5 Pengalamatan Matriks Sel MemoryPengalamatan Matriks Sel Memory 169Gambar 10.6Gambar 10.6 Pengalamatan LinierPengalamatan Linier 169Gambar 10.7Gambar 10.7 Beberapa Konfigurasi Memory 16 – SelBeberapa Konfigurasi Memory 16 – Sel 170Gambar 10.8Gambar 10.8 Memory RAM 16 x 4Memory RAM 16 x 4 170Gambar 10.9Gambar 10.9 Pengalamatan Dua Memory RAM 16 x 4 MenjadiPengalamatan Dua Memory RAM 16 x 4 Menjadi

Memory 16 x 8Memory 16 x 8 171Gambar 10.10Gambar 10.10 Penggabungan Dua Memory RAM 16 x 4 MenjadiPenggabungan Dua Memory RAM 16 x 4 Menjadi

Memory 32 x 4Memory 32 x 4 171Gambar 10.11Gambar 10.11 Soal 5.11Soal 5.11 172Gambar 11.1Gambar 11.1 DAC 4 – BitDAC 4 – Bit 174Gambar 11.2Gambar 11.2 DAC Jaringan Tangga Resistor 4 – BitDAC Jaringan Tangga Resistor 4 – Bit 176Gambar 11.3Gambar 11.3 DAC Jaringan Tangga Resistor Untuk Masukan 1000DAC Jaringan Tangga Resistor Untuk Masukan 1000 176Gambar 11.4Gambar 11.4 DAC Jaringan Tangga Resistor Untuk Masukan 0010DAC Jaringan Tangga Resistor Untuk Masukan 0010 177Gambar 11.5Gambar 11.5 DAC Menggunakan Penguat Jumlah Op. Amp.DAC Menggunakan Penguat Jumlah Op. Amp. 179Gambar 11.6Gambar 11.6 IC DAC 0808IC DAC 0808 180Gambar 11.7Gambar 11.7 Rangkaian IC DAC 0808Rangkaian IC DAC 0808 180Gambar 11.8Gambar 11.8 Rangkaian Pembanding (Rangkaian Pembanding (ComparatorComparator)) 181

TETEKNIKKNIK D DIIGGITAL DASARITAL DASAR viii


Gambar 11.9Gambar 11.9 ADC Jenis Ramp – DigitalADC Jenis Ramp – Digital 182Gambar 11.10Gambar 11.10 ADC Jenis Pendekatan Terus MenerusADC Jenis Pendekatan Terus Menerus 183Gambar 11.11Gambar 11.11 ADC Flash 3 – BitADC Flash 3 – Bit 184Gambar 11.12Gambar 11.12 Diagram Fungsional ADC 0804Diagram Fungsional ADC 0804 185Gambar 11.13Gambar 11.13 Persoalan 11.4Persoalan 11.4 186

TETEKNIKKNIK D DIIGGITAL DASARITAL DASAR ix

DAFTAR TABELDAFTAR TABEL

Tabel 1.1Tabel 1.1 Konversi Diantara Bilangan Oktal dan Bilangan BinerKonversi Diantara Bilangan Oktal dan Bilangan Biner 7

Tabel 1.2Tabel 1.2 Hubungan Diantara Bilangan Heksadesimal, Desimal danHubungan Diantara Bilangan Heksadesimal, Desimal dan BinerBiner

9

Tabel 2.1Tabel 2.1 Sinonim Logika 0 dan 1Sinonim Logika 0 dan 1 15

Tabel 2.2Tabel 2.2 Tabel Kebenaran (Tabel Kebenaran (Truth TableTruth Table) Operasi OR) Operasi OR 16

Tabel 2.3Tabel 2.3 Tabel Kebenaran (Tabel Kebenaran (Truth TableTruth Table) Operasi AND) Operasi AND 16Tabel 2.4Tabel 2.4 Tabel Kebenaran (Tabel Kebenaran (Truth TableTruth Table) Operasi NOT / Inverter) Operasi NOT / Inverter 16Tabel 2.5Tabel 2.5 Tabel Kebenaran (Tabel Kebenaran (Truth TableTruth Table) Operasi NOR) Operasi NOR 17Tabel 2.6Tabel 2.6 Tabel Kebenaran (Tabel Kebenaran (Truth TableTruth Table) Operasi NAND) Operasi NAND 17Tabel 2.7Tabel 2.7 Tabel Kebenaran (Tabel Kebenaran (Truth TableTruth Table) Operasi XOR) Operasi XOR 18Tabel 2.8Tabel 2.8 Tabel Kebenaran (Tabel Kebenaran (Truth TableTruth Table) Operasi XNOR) Operasi XNOR 18Tabel 3.1Tabel 3.1 Tabel Kebenaran (Tabel Kebenaran (Truth TableTruth Table) Untuk Contoh 3.1) Untuk Contoh 3.1 28Tabel 3.2Tabel 3.2 Tabel Kebenaran (Tabel Kebenaran (Truth TableTruth Table) Untuk Contoh 3.2) Untuk Contoh 3.2 29Tabel 3.3Tabel 3.3 Tabel Kebenaran (Tabel Kebenaran (Truth TableTruth Table) Untuk Contoh 3.3) Untuk Contoh 3.3 30Tabel 3.4Tabel 3.4 Tabel Kebenaran Untuk Detektor Bilangan PrimaTabel Kebenaran Untuk Detektor Bilangan Prima 39Tabel 3.5Tabel 3.5 Tabel Kebenaran Untuk Permasalahan 3.6.3Tabel Kebenaran Untuk Permasalahan 3.6.3 41Tabel 4.1Tabel 4.1 Perbandingan Tujuh Seri TTLPerbandingan Tujuh Seri TTL 57

Tabel 4.2Tabel 4.2 Ringkasan Pembiasan Penyambungan pada MOSFETRingkasan Pembiasan Penyambungan pada MOSFET Kanal – P dan NKanal – P dan N

68

Tabel 5.1Tabel 5.1 Tabel Kebenaran IC Decoder 7447Tabel Kebenaran IC Decoder 7447 88Tabel 6.1Tabel 6.1 Penjumlahan Dua Bit Bilangan BinerPenjumlahan Dua Bit Bilangan Biner 102Tabel 6.2Tabel 6.2 Penjumlahan Tiga Bit Bilangan BinerPenjumlahan Tiga Bit Bilangan Biner 103Tabel 6.3Tabel 6.3 Proses Penjumlah SerialProses Penjumlah Serial 108Tabel 6.4Tabel 6.4 Hasil Penjumlahan Dua Bilangan BCDHasil Penjumlahan Dua Bilangan BCD 110Tabel 7.1Tabel 7.1 Tabel Eksitasi Flip – Flop SR, JK, D dan TTabel Eksitasi Flip – Flop SR, JK, D dan T 121Tabel 7.2Tabel 7.2 Tabel State Contoh 7.1Tabel State Contoh 7.1 122Tabel 7.3Tabel 7.3 Tabel Eksitasi Contoh 7.1Tabel Eksitasi Contoh 7.1 123Tabel 8.1Tabel 8.1 Tabel Transisi FF – SR, JK, D dan TTabel Transisi FF – SR, JK, D dan T 133Tabel 9.1Tabel 9.1 Register SISO / Geser (Register SISO / Geser (ShiftShift) 4 – Bit) 4 – Bit 142Tabel 9.2Tabel 9.2 Register SIPO 4 – BitRegister SIPO 4 – Bit 145Tabel 9.3Tabel 9.3 Register PISO (Register PISO (Paralel Input - Serial OutputParalel Input - Serial Output) 4 - Bit) 4 - Bit 148Tabel 9.4Tabel 9.4 Register PIPO 4 – BitRegister PIPO 4 – Bit 150Tabel 9.5Tabel 9.5 Masukan Kendali Register Universal 4 – Bit 74194Masukan Kendali Register Universal 4 – Bit 74194 154Tabel 11.1Tabel 11.1 Tegangan Keluaran Jaringan Tangga ResistorTegangan Keluaran Jaringan Tangga Resistor 177Tabel 11.2Tabel 11.2 Tabel Konversi DAC Penguat Penjumlah Op. Amp.Tabel Konversi DAC Penguat Penjumlah Op. Amp. 179



TETEKNIKKNIK D DIIGGITAL DASARITAL DASAR iii


Chirlian PM., Analysis and Design of Integrated Circuit, Prentice Hall, 1978 Dauglas V. Hall, Microprocessor and Digital System, Singapore, 1986 DC Green, Digital Electronic, Prentice Hall, New Delhi, 1976 Motorolla Company, Programmable Logic Array, --- National Semiconductor, Logic Data Book, ---- Texas Instrument, Designing with TTL IC, 1976 Tocci R. J., Digital Systems, Principle and Application, Prentice Hall, 1977 Samual C. Lee, Digital Circuit and Logic Design, Prentice Hall, 1976

3. katar dan daftar isi (ok)aa

Documents